增強(qiáng)電機(jī)控制編碼器應(yīng)用的通信可靠性和性能

作者：Jens Sorensen and Richard Anslow

旋轉(zhuǎn)編碼器廣泛用于工業(yè)自動(dòng)化系統(tǒng)。這種類(lèi)型的編碼器的典型用途是用于電機(jī)，其中編碼器連接到旋轉(zhuǎn)軸，從而為控制系統(tǒng)提供反饋。雖然編碼器的主要用途是角位置和速度測(cè)量，但系統(tǒng)診斷和參數(shù)配置等附加功能也很常見(jiàn)。圖1顯示了一個(gè)電機(jī)控制信號(hào)鏈，該信號(hào)鏈?zhǔn)褂?a href="http://wenjunhu.com/tags/rs-485/" target="_blank">RS-485收發(fā)器和微處理器連接絕對(duì)編碼器（ABS編碼器）從機(jī)和工業(yè)伺服驅(qū)動(dòng)器主站，用于交流電機(jī)的閉環(huán)控制。

伺服驅(qū)動(dòng)器和ABS編碼器之間的RS-485通信鏈路通常需要高達(dá)16 MHz的高數(shù)據(jù)速率和低傳播延遲時(shí)序規(guī)格。RS-485電纜通常最長(zhǎng)可達(dá)50米，但在某些情況下可能長(zhǎng)達(dá)150米。電機(jī)控制編碼器應(yīng)用是具有挑戰(zhàn)性的數(shù)據(jù)通信環(huán)境，因?yàn)殡娫肼暫烷L(zhǎng)電纜會(huì)影響RS-485信號(hào)的完整性。本文重點(diǎn)介紹使用ADI公司50 Mbps （25 MHz）ADM3065E RS-485收發(fā)器和ADSP-CM40x混合信號(hào)控制處理器的電機(jī)控制應(yīng)用的主要優(yōu)勢(shì)。

圖1.使用RS-485在絕對(duì)編碼器從機(jī)到伺服驅(qū)動(dòng)主站之間連接，以實(shí)現(xiàn)交流電機(jī)的閉環(huán)控制。

ADM3065E RS-485收發(fā)器專(zhuān)為在電機(jī)控制編碼器等惡劣環(huán)境中可靠工作而設(shè)計(jì)，具有更高的抗擾度和（IEC） 61000-4-2靜電放電（ESD）魯棒性。

抗噪性

RS-485信令具有平衡、差分和固有的抗噪聲功能。系統(tǒng)噪聲平均耦合到RS-485雙絞線(xiàn)電纜中的每根電線(xiàn)。一個(gè)信號(hào)發(fā)出與另一個(gè)信號(hào)相反的信號(hào)，耦合到RS-485總線(xiàn)上的電磁場(chǎng)相互抵消。這減少了系統(tǒng)的電磁干擾（EMI）。此外，增強(qiáng)型ADM3065E 2.1 V 驅(qū)動(dòng)強(qiáng)度可在通信中實(shí)現(xiàn)更高的信噪比 （SNR）。使用ADuM141D可以輕松實(shí)現(xiàn)為ADM3065E添加信號(hào)隔離。ADuM141D是一款基于ADI耦合器技術(shù)的四通道數(shù)字隔離器。ADuM141D的工作速率高達(dá)150 Mbps，適合與50 Mbps ADM3065E RS-485收發(fā)器配合使用（見(jiàn)圖2）。直接功率注入 （DPI） 測(cè)量器件抑制注入電源或輸入引腳的噪聲的能力。ADuM141D中使用的隔離技術(shù)已經(jīng)過(guò)DPI IEC 62132-4標(biāo)準(zhǔn)的測(cè)試。ADuM141D抗噪性能優(yōu)于同類(lèi)產(chǎn)品。ADuM141D在整個(gè)頻率范圍內(nèi)保持出色的性能，但其他隔離產(chǎn)品在200 MHz至700 MHz頻段內(nèi)會(huì)出現(xiàn)誤碼。

圖2.信號(hào)隔離、50 Mbps RS-485解決方案（簡(jiǎn)化圖—未顯示所有連接）。

IEC 61000-4-2 靜電放電性能

裸露的RS-485連接器上的ESD以及編碼器到電機(jī)驅(qū)動(dòng)器的電纜是一種常見(jiàn)的系統(tǒng)危險(xiǎn)。與可調(diào)速電力驅(qū)動(dòng)系統(tǒng)的EMC抗擾度要求相關(guān)的系統(tǒng)級(jí)IEC 61800-3標(biāo)準(zhǔn)要求至少±4 kV接觸/±8 kV空氣IEC 61000-4-2 ESD保護(hù)。ADM3065E具有±12 kV接觸/±12 kV空氣IEC 61000-4-2 ESD保護(hù)，超過(guò)了這一要求。圖 3 顯示了 IEC 61000-4-2 標(biāo)準(zhǔn)的 8 kV 接觸放電電流波形與人體模型 （HBM） ESD 8 kV 波形的比較。圖4顯示，這兩個(gè)標(biāo)準(zhǔn)規(guī)定了不同的波形形狀和峰值電流。與 IEC 61000-4-2 8 kV 脈沖相關(guān)的峰值電流為 30 A，而 HBM ESD 的相應(yīng)峰值電流在 5.33 A 時(shí)小于 5× 以上。另一個(gè)區(qū)別是初始電壓尖峰的上升時(shí)間，與HBM ESD波形相關(guān)的10 ns相比，IEC 61000-4-2 ESD的上升時(shí)間快得多，為1 ns。與IEC ESD波形相關(guān)的功率遠(yuǎn)大于HBM ESD波形的功率。HBM ESD 標(biāo)準(zhǔn)要求被測(cè)設(shè)備 （EUT） 經(jīng)受 3 次正放電和負(fù)放電，而相比之下，IEC ESD 標(biāo)準(zhǔn)要求 10 次正放電和 10 次負(fù)放電測(cè)試。具有IEC 61000-4-2 ESD額定值的ADM3065E更適合在惡劣環(huán)境中工作，而其他RS-485收發(fā)器具有不同級(jí)別的HBM ESD保護(hù)。

圖3.IEC 61000-4-2 ESD 波形在 8 kV 時(shí)與 HBM ESD 波形在 8 kV 時(shí)的比較。

恩達(dá)特通信協(xié)議

編碼器使用了許多通信協(xié)議;例如EnDat，BiSS，HIPERFACE和Tamagawa。盡管存在差異，但編碼器通信協(xié)議在實(shí)現(xiàn)方面有相似之處。這些協(xié)議的接口是符合RS-422或RS-485電氣規(guī)范的串行雙向管道。雖然硬件層存在共性，但運(yùn)行每個(gè)協(xié)議所需的軟件是獨(dú)一無(wú)二的。通信堆棧和所需的應(yīng)用程序代碼都特定于協(xié)議。本文重點(diǎn)介紹 EnDat 2.2 接口主端的硬件和軟件實(shí)現(xiàn)。

延誤的影響

延遲分為兩類(lèi)：第一類(lèi)是電纜的傳輸延遲，第二類(lèi)是收發(fā)器的傳播延遲。光速和電纜的介電常數(shù)決定了電纜延遲，典型數(shù)字為6 ns/m至10 ns/m。當(dāng)總延遲超過(guò)半個(gè)時(shí)鐘周期時(shí)，主站和從站之間的通信中斷。此時(shí)，設(shè)計(jì)器具有以下選項(xiàng)：

降低數(shù)據(jù)速率

降低傳播

在主機(jī)側(cè)引入延遲補(bǔ)償

選項(xiàng) 3 可補(bǔ)償電纜延遲和收發(fā)器延遲，因此是確保系統(tǒng)能夠在長(zhǎng)電纜上以高時(shí)鐘速率運(yùn)行的有效方法。缺點(diǎn)是延遲補(bǔ)償增加了系統(tǒng)復(fù)雜性。在無(wú)法進(jìn)行延遲補(bǔ)償?shù)南到y(tǒng)中，或者在具有短電纜的系統(tǒng)中，使用具有短傳播延遲的收發(fā)器的價(jià)值是顯而易見(jiàn)的。低傳播延遲可實(shí)現(xiàn)更高的時(shí)鐘速率，而無(wú)需在系統(tǒng)中引入延遲補(bǔ)償。

主實(shí)現(xiàn)

主實(shí)現(xiàn)由串行端口和通信堆棧組成。由于編碼器協(xié)議不符合標(biāo)準(zhǔn)端口（如UART），因此無(wú)法使用大多數(shù)通用微控制器上的外設(shè)。相反，FPGA的可編程邏輯支持在硬件中實(shí)現(xiàn)專(zhuān)用通信端口，并支持延遲補(bǔ)償?shù)雀呒?jí)功能。雖然FPGA方法很靈活，可以根據(jù)應(yīng)用進(jìn)行定制，但它也有缺點(diǎn)。與處理器相比，F(xiàn)PGA成本高、功耗高，上市時(shí)間長(zhǎng)。

本文討論的EnDat接口的實(shí)現(xiàn)是在ADI公司的ADSP-CM40x上完成的，ADI公司是一款面向電機(jī)控制驅(qū)動(dòng)器的處理器。除了用于電機(jī)控制的外設(shè)，如脈寬調(diào)制器（PWM）定時(shí)器、模數(shù)轉(zhuǎn)換器（ADC）和sinc濾波器，ADSP-CM40x還具有高度靈活的串行端口（SPORT）。

這些SPORT能夠模擬許多協(xié)議，包括EnDat和BiSS等編碼器協(xié)議。由于ADSP-CM40x具有豐富的外設(shè)集，因此可以執(zhí)行高級(jí)電機(jī)控制，也可以與具有相同器件的編碼器接口。換句話(huà)說(shuō)，消除了對(duì)FPGA的需求。

測(cè)試設(shè)置

EnDat 2.2 測(cè)試設(shè)置如圖 4 所示。EnDat 從站是科爾摩根 （AKM22） 的標(biāo)準(zhǔn)伺服電機(jī)，軸上安裝了 EnDat 編碼器 （ENC1113）。三對(duì)電線(xiàn)（數(shù)據(jù)線(xiàn)、時(shí)鐘線(xiàn)和電源線(xiàn)）將編碼器連接到收發(fā)器板。EnDat PHY上的編碼器有兩個(gè)收發(fā)器和電源。其中一個(gè)收發(fā)器用于時(shí)鐘，另一個(gè)收發(fā)器用于數(shù)據(jù)線(xiàn)。EnDat 主站通過(guò) ADSP-CM40x 使用標(biāo)準(zhǔn)外設(shè)和軟件的組合實(shí)現(xiàn)。發(fā)射端口和接收端口都是通過(guò)靈活的 SPORT 實(shí)現(xiàn)的。

圖4.實(shí)驗(yàn)設(shè)置。

EnDat 協(xié)議由許多不同長(zhǎng)度的不同幀組成。但是，這些幀都基于相同的序列，如圖 5 所示。首先，主站向從站發(fā)出命令，然后從站處理命令并執(zhí)行必要的計(jì)算。最后，從站將結(jié)果發(fā)送回主站。

圖5.EnDat 發(fā)送/接收序列。

發(fā)送時(shí)鐘（Tx CLK）由處理器ADSP-CM40x產(chǎn)生。由于系統(tǒng)中的延遲，來(lái)自編碼器的數(shù)據(jù)在返回處理器之前將與傳輸時(shí)鐘異相。為了補(bǔ)償傳輸延遲，t延遲，處理器還發(fā)出接收時(shí)鐘（Rx CLK），延遲 t延遲與傳輸時(shí)鐘相比。使接收時(shí)鐘與從站接收的數(shù)據(jù)同相是補(bǔ)償傳輸延遲的有效方法。

來(lái)自處理器的時(shí)鐘信號(hào)是連續(xù)的，而EnDat協(xié)議規(guī)定時(shí)鐘只能在通信期間應(yīng)用于編碼器。在所有其他時(shí)間，時(shí)鐘線(xiàn)必須保持高電平。為此，處理器生成時(shí)鐘使能信號(hào)CLK EN，該信號(hào)饋送到ADM3065E的數(shù)據(jù)使能引腳。正好兩個(gè)時(shí)鐘周期（2T）后，主站開(kāi)始在Tx DATA上輸出命令。

該命令的長(zhǎng)度為 6 位，后跟兩個(gè) 0 位。為了控制通過(guò)收發(fā)器的數(shù)據(jù)方向，處理器在傳輸時(shí)將位 Tx/Rx EN 設(shè)置為高電平。

當(dāng)從站準(zhǔn)備響應(yīng)時(shí)，系統(tǒng)進(jìn)入等待狀態(tài)，主站繼續(xù)應(yīng)用時(shí)鐘，但數(shù)據(jù)線(xiàn)處于非活動(dòng)狀態(tài)。當(dāng)從站準(zhǔn)備好響應(yīng)時(shí)，數(shù)據(jù)線(xiàn)接收數(shù)據(jù)被拉高，然后立即發(fā)送響應(yīng)。在收到n位響應(yīng)后，主機(jī)通過(guò)將CLK EN信號(hào)設(shè)置為低電平來(lái)停止時(shí)鐘。同時(shí)，ENC CLK信號(hào)變?yōu)楦唠娖?。?shù)據(jù)流是半雙工的，組合數(shù)據(jù)線(xiàn)上的流量顯示為 ENC 數(shù)據(jù)。

圖6.EnDat 數(shù)據(jù)交換。

審核編輯：郭婷