符合高壓電源模擬IC的閂鎖認(rèn)證要求

高壓 （HV） 電源模擬集成電路 （IC） 幾乎用于每個(gè)電子系統(tǒng)，包括電池電源轉(zhuǎn)換、音頻、汽車、工業(yè)、醫(yī)療和 LED 驅(qū)動(dòng)器。與使用數(shù)字低壓IC設(shè)計(jì)相比，確保此類IC的設(shè)計(jì)符合閂鎖資格要求涉及一種概念上不同的方法。此應(yīng)用提供有關(guān)模擬 IC 設(shè)計(jì)閂鎖合規(guī)性的指導(dǎo)。本應(yīng)用筆記的類似版本最初于2018年4月18日出現(xiàn)在EDN上。

介紹

與設(shè)計(jì)數(shù)字低壓（LV）IC的方法相比，確保高壓（HV）功率模擬IC符合閂鎖資格要求的設(shè)計(jì)考慮因素大不相同。LV IC的靜電放電（ESD）和閂鎖設(shè)計(jì)挑戰(zhàn)通常在I/O庫(kù)單元級(jí)別解決，無(wú)需定制即可在各種產(chǎn)品中重復(fù)使用。

高壓IC通常結(jié)合了與p基板隔離的多個(gè)電壓域。從成本角度來(lái)看，液絡(luò)部隔離工藝技術(shù)占主導(dǎo)地位。它們支持所謂的隔離 N 型槽，以封閉器件和電路塊。在擴(kuò)展CMOS（ECMOS）工藝中，口袋由一組深Nwell（DNW）植入物形成。由于深度植入的限制，這種方法可實(shí)現(xiàn)40V范圍內(nèi)的口袋電壓額定值。使用雙極性 CMOS DMOS （BCD） 工藝技術(shù)可以實(shí)現(xiàn)高達(dá) 120V 的電壓范圍，其中 N 型口袋由埋入層、可選沉降片和相對(duì)較厚的生長(zhǎng) N 外延層組合形成。該技術(shù)集成了功率優(yōu)化的互補(bǔ)橫向DMOS器件，具有漏極擴(kuò)展以及用于源和體區(qū)域的非自對(duì)準(zhǔn)或雙擴(kuò)散方案1.腔隔離的最小工藝布局設(shè)計(jì)規(guī)則不足以進(jìn)行閂鎖注射測(cè)試。相反，需要針對(duì)復(fù)雜布局的應(yīng)用程序特定閂鎖設(shè)計(jì)規(guī)則。

總體而言，閂鎖設(shè)計(jì)規(guī)則、標(biāo)準(zhǔn)和檢查器描述很少結(jié)合實(shí)際設(shè)計(jì)解釋其方法步驟背后的原因。這種理解往往有助于組織有效的實(shí)踐經(jīng)驗(yàn)。在本應(yīng)用筆記中，我們從閂鎖式角度探討了對(duì)高壓模擬IC設(shè)計(jì)這一多樣化、新穎和復(fù)雜主題的理解差距。我們按邏輯順序連接半導(dǎo)體結(jié)構(gòu)層面的解釋，然后引入用于閂鎖收集特征和預(yù)防間隔規(guī)則的注入器受害者形式主義。然后，我們將一組定義應(yīng)用于閂鎖間距規(guī)則參數(shù)和模塊級(jí)驗(yàn)證原則的實(shí)驗(yàn)方法，以實(shí)現(xiàn)IC閂鎖協(xié)同設(shè)計(jì)的實(shí)用概念。本應(yīng)用筆記沒(méi)有從歷史或多樣性的角度對(duì)高壓閂鎖主題進(jìn)行廣泛的回顧，而是提出了一種通過(guò)實(shí)踐成功驗(yàn)證的方法。

閂鎖是由集成有源器件區(qū)域形成的寄生結(jié)構(gòu)的副作用。在某些區(qū)域的附近，注入的載流子可以在襯底中漫射和漂移長(zhǎng)距離，并且在一定的電流水平下，由于沖擊電離、熱載流子產(chǎn)生和寄生雙極性增益之間的正反饋，啟動(dòng)非線性電導(dǎo)率調(diào)制。因此，暫時(shí)的電氣狀態(tài)偏差會(huì)導(dǎo)致非專用的強(qiáng)電流路徑。它可能導(dǎo)致不可逆轉(zhuǎn)的損壞或?qū)щ姞顟B(tài)的形成，只要原始電源狀態(tài)保持不變（即閂鎖），這種狀態(tài)就無(wú)法自耗散。閂鎖狀態(tài)通常通過(guò)比較激勵(lì)前后的電源電流來(lái)檢測(cè)。

閂鎖狀態(tài)可以通過(guò)連接到I/O引腳的正向偏置結(jié)注入電流或測(cè)試脈沖期間電源引腳的過(guò)壓來(lái)誘導(dǎo)。在實(shí)際環(huán)境中，這種影響可能是由電涌、電磁干擾 （EMI） 事件、與感性負(fù)載的間歇性連接、熱插拔和電離輻射引起的。閂鎖魯棒性本質(zhì)上是一種IC質(zhì)量度量，它代表了承受一定程度的短期電氣狀態(tài)偏差并恢復(fù)到原始功能狀態(tài)而不會(huì)發(fā)生不可逆轉(zhuǎn)變化的能力。分別按標(biāo)準(zhǔn)進(jìn)行資格測(cè)試2仿真兩個(gè)事件：I/O引腳中的電流注入和電源引腳的過(guò)壓。典型標(biāo)準(zhǔn)是所有電源電流的變化小于10%，并通過(guò)全功能測(cè)試程序。

因此，閂鎖測(cè)試基本上檢查特定IC設(shè)計(jì)的穩(wěn)定性，以應(yīng)對(duì)與環(huán)境接口的引腳工作條件的相對(duì)短期偏差。ESD條件類似用途測(cè)試的類比是上電模式系統(tǒng)級(jí)ESD測(cè)試[3,4].由于傳統(tǒng)電路仿真模型缺乏覆蓋率，如果沒(méi)有專用方法，很難預(yù)測(cè)閂鎖測(cè)試的通過(guò)水平。

了解高壓閂鎖

高壓 IC 閂鎖適用于過(guò)壓和注入閂鎖測(cè)試模式。最大工作電壓 （MOV） 和絕對(duì)最大額定電壓 （AMR） 是與高電壓電平相關(guān)的兩個(gè)主要額定值。在 MOV 范圍內(nèi)運(yùn)行可確保長(zhǎng)期可靠性，而將電壓提高到 AMR 以上可能會(huì)導(dǎo)致立即發(fā)生不可逆轉(zhuǎn)的故障。分別，對(duì)于MOV和AMR之間的范圍，預(yù)期具有生存能力，即在這種狀態(tài)下，完成閂鎖測(cè)試。不確定性與正式數(shù)據(jù)手冊(cè)IC引腳AMR電壓（可設(shè)置為MOV低至10%）、連接到引腳的集成器件的實(shí)際物理AMR與具有特定布局設(shè)計(jì)的IC引腳的實(shí)際物理AMR之間的相關(guān)性有關(guān)。

從低壓數(shù)字IC傳播，電源引腳的標(biāo)準(zhǔn)過(guò)壓測(cè)試定義為1.5 x MOV的水平2.如果未達(dá)到電流限制，則相同的電平會(huì)限制注入電流測(cè)試的電壓順從性。雖然在LV CMOS電路中可以輕松滿足此電壓電平，但具有功率優(yōu)化LDMOS的高壓電路并不總是可以承受它。解決此問(wèn)題的一種方法是最大應(yīng)力電壓（MSV）方法，它限制了測(cè)試電壓2.注入測(cè)試會(huì)在高壓引腳之間感應(yīng)檢測(cè)電流，這可能導(dǎo)致高焦耳熱。

然而，高壓閂鎖的主要實(shí)例與寄生結(jié)構(gòu)本身有關(guān)。解釋這一點(diǎn)的最簡(jiǎn)單方法是與更熟悉的 LV 閂鎖進(jìn)行比較。低壓閂鎖通常涉及通過(guò)I/O單元內(nèi)部或內(nèi)核電路中形成的寄生可控硅整流器（SCR）的電流路徑。

例如，在圖1所示的推挽式I/O緩沖器中，當(dāng)輸出被上拉到電源電平以上時(shí)，來(lái)自PMOS體二極管的高端（HS）空穴注入受到激勵(lì)。在負(fù)注入電流測(cè)試中，輸出被拉到地電平以下，低側(cè)（LS）電子注入通過(guò)NMOS體二極管實(shí)現(xiàn)。高電流路徑在器件源表示的p+發(fā)射極和n+發(fā)射極之間形成。根據(jù)物理效應(yīng)，防閂鎖規(guī)則要求在NMOS和PMOS器件的放置上，通過(guò)主體拉環(huán)完全隔離，以減少n-p-n和p-n-p結(jié)構(gòu)的增益。由于載體直接注入SCR結(jié)構(gòu)基座內(nèi)，因此間距規(guī)則必須控制保護(hù)環(huán)的長(zhǎng)度L新堿基和 L普巴斯.增益降低導(dǎo)致SCR保持電壓增加至高于電源電平，從而消除了形成閂鎖狀態(tài)的物理可能性。

圖1.等效結(jié)構(gòu)橫截面，用于解釋 I/O 閂鎖場(chǎng)景，并附有 HS 和 LS 注入閂鎖測(cè)試的電路圖，CMOS 器件由體二極管表示。

然而，只要將NMOS和PMOS器件放置在單獨(dú)的N型口袋中，這種IC I/O緩沖器閂鎖方案和預(yù)防規(guī)則就與高壓技術(shù)無(wú)關(guān)。這種方法是一種通常的設(shè)計(jì)實(shí)踐，可確保LV I/O閂鎖的通過(guò)水平，同時(shí)滿足口袋隔離的最低設(shè)計(jì)規(guī)則。

在低壓磁芯閂鎖的情況下，注入結(jié)位于I/O單元區(qū)域，而受害者由核心電路表示。在高電位差下，從I/O注入的ESD二極管載流子可能會(huì)漂向核心電路（如圖2左側(cè)的NMOS-PMOS逆變器所示），并引起寄生內(nèi)核SCR導(dǎo)通。核心電路的較高靈敏度是使用最大體源間距規(guī)則的結(jié)果。分別，預(yù)防規(guī)則旨在將核心電路與 I/O 注入源分開(kāi)（長(zhǎng)度 L第二).

圖2.解釋核心閂鎖方案的等效結(jié)構(gòu)橫截面。

與I/O電路一致，高壓工藝技術(shù)中的磁芯閂鎖問(wèn)題通過(guò)將磁芯電路與基板隔離在一個(gè)單獨(dú)的N型口袋中來(lái)解決，該N型腔的外圍有一個(gè)適當(dāng)?shù)腘溝道停止（NCS）環(huán)。因此，主要的低壓閂鎖實(shí)踐對(duì)于帶來(lái)不同閂鎖的高壓電路幾乎沒(méi)有用處。高壓閂鎖主要是由不同的寄生結(jié)構(gòu)引起的，例如在注射條件下，當(dāng)口袋對(duì)口袋的高壓n-p-n打開(kāi)時(shí)。

例如，考慮一對(duì)連接到I/O引腳的高壓ESD二極管，如圖3所示，N-epi口袋的電位與n-p-n結(jié)構(gòu)不同，其中高側(cè)口袋用作集電極，低側(cè)口袋用作發(fā)射極，p基板環(huán)用作基極。在閂鎖測(cè)試中實(shí)現(xiàn)的注射條件需要更寬的隔離間距和額外的收集環(huán)。

圖3.高壓閂鎖分析的結(jié)構(gòu)以及HS空穴和LS電子注入的電路圖。

在下一個(gè)細(xì)節(jié)層次中，高施加電壓下的橫向口袋到基板結(jié)在BCD和ECMOS技術(shù)中的作用不同。隨著B(niǎo)CD過(guò)程中口袋電壓的增加，空間電荷區(qū)域在輕度摻雜的N-epi區(qū)域內(nèi)膨脹，為注入口袋內(nèi)的載流子產(chǎn)生相應(yīng)的提取電場(chǎng)。在ECMOS過(guò)程中，耗盡區(qū)主要沿輕摻雜P襯底區(qū)的方向傳播。ECMOS工藝中沒(méi)有PBL會(huì)降低P-sub環(huán)收集HS注入孔的效率。

在低壓電路閂鎖中，寄生SCR結(jié)構(gòu)可以保持導(dǎo)通狀態(tài)，因?yàn)榕c1.8V至3.3V的電源電平相比，保持電壓約為1.5V。寄生n-p-n器件由于相對(duì)較高的約4V至7V的本機(jī)保持電壓而不存在漏洞。在高壓閂鎖的情況下，最小隔離間隔下的口袋到口袋n-p-n保持電壓范圍約為10V至20V。因此，對(duì)于高壓閂鎖隔離，附加規(guī)則必須針對(duì)寄生n-p-n結(jié)構(gòu)電導(dǎo)率調(diào)制效應(yīng)的臨界狀態(tài)的轉(zhuǎn)變，通過(guò)降低結(jié)構(gòu)增益和注入水平以及增加收集。在這些條件下，電熱特性n-p-n主要決定了閂鎖魯棒性。

在最常見(jiàn)的情況下，LS注入閂鎖是由拉到基板電位下方的口袋啟動(dòng)的。不太常見(jiàn)的情況是，當(dāng)注入來(lái)自LS口袋內(nèi)的正向偏置連接時(shí)，如圖4所示?；祝╪-p-n基）區(qū)域中注入的電子向HS口袋漂移并改變電場(chǎng)分布，從而增加雪崩倍增。為了減少必要的袋到口袋分離，除了p基板環(huán)外，還使用了兩種有效的收集功能。在LS注入時(shí)，N護(hù)城河環(huán)可以連接到低壓電源，以將至少部分注入的電子從HS口袋重新路由。

類似地，通過(guò)在HS注入液絡(luò)部的口袋內(nèi)引入p假收集器來(lái)部分收集口袋內(nèi)的孔來(lái)抑制HS孔注入條件，如圖4所示。

圖4.橫截面用于解釋高壓閂鎖場(chǎng)景，包括額外收集帶有偏置 N 護(hù)城河環(huán)的低側(cè)電子注入（上圖）和帶有假 p 收集器的高側(cè)孔（下圖）。

總體而言，口袋到口袋間距規(guī)則是施加電壓、注入電流水平和測(cè)試溫度以及器件設(shè)計(jì)和尺寸的函數(shù)。與低壓閂鎖不同，高壓閂鎖通常是不可逆的，并導(dǎo)致IC燒毀，除非對(duì)檢測(cè)電流進(jìn)行準(zhǔn)確分析?？诖黱-p-n結(jié)構(gòu)的燒毀是電或電熱電流不穩(wěn)定的結(jié)果，然后是負(fù)差分電阻，電流燈絲形成和局部燒毀。

高壓閂鎖規(guī)則：噴油器-受害者形式主義

顯然，在IC閂鎖測(cè)試期間，并非每個(gè)口袋都被迫注射。也不是每個(gè)N口袋都補(bǔ)充當(dāng)前充當(dāng)“受害者”的路徑。因此，協(xié)同設(shè)計(jì)方法的第一步是檢測(cè)對(duì)閂鎖事件至關(guān)重要的口袋。這需要與未來(lái)的自動(dòng)檢查識(shí)別和驗(yàn)證程序完美兼容的定義和規(guī)則。

盡管有幾種替代方法，但最實(shí)用的一種是所謂的注射者-受害者形式主義。將電路數(shù)據(jù)手冊(cè)引腳規(guī)格與閂鎖測(cè)試標(biāo)準(zhǔn)相結(jié)合，閂鎖規(guī)則矩陣只能在四種口袋內(nèi)設(shè)置：HS 注入器、LS 注入器、HS 受害者和 LS 受害者（圖 5）。

如果 HS 注入器包含可在正向電流傳導(dǎo)中強(qiáng)制的 p-n 結(jié)，則可以將其定義為 HS 電位處的口袋（圖 5a）。任何附近的LS潛在口袋都代表一個(gè)互補(bǔ)的HS受害者口袋。在注入條件下，一部分孔可以從HS注入袋逸出并漂向HS受害者口袋，導(dǎo)致電流密度，電壓，溫度和口袋間距的某些關(guān)鍵組合閂鎖。例如，與10V偏置相比，80V偏置供電器和受害者之間的相對(duì)距離需要15倍的距離。

同樣，LS噴油器被定義為一個(gè)口袋，該口袋要么包含內(nèi)部結(jié)，要么在閂鎖測(cè)試條件下可以正向偏置。LS受害者的角色可以使用與HS電源電連接的口袋來(lái)完成。

圖5.高邊孔注入器和受害者（上圖）。低邊電子注入器和受害者（下圖）。

受害者和注入器基本上形成高壓寄生n-p-n的集電極或發(fā)射極區(qū)域。當(dāng)可視化口袋到口袋間距的燒毀時(shí)，物理類比仍然非常明顯，如圖6所示。

圖6.負(fù)模式電流注入閂鎖失敗。

最佳功率IC設(shè)計(jì)不可避免地需要根據(jù)額外的間距要求計(jì)算HS和LS饋電器和受害者的位置。它涉及將它們組合在一起并使用通用收集環(huán)。如果僅僅基于直觀的方法，這些程序幾乎不會(huì)有效。

規(guī)則獲?。壕A級(jí)鎖存測(cè)試

當(dāng)采用注射器-受害者形式時(shí)，閂鎖驗(yàn)證必須克服其他幾個(gè)挑戰(zhàn)。必須識(shí)別芯片布局中的注入器和受害者口袋，以應(yīng)用所需的收集功能和間距。必須檢查收集環(huán)的低電阻電氣連接。例如，如果將收集 N 護(hù)城河環(huán)連接到內(nèi)部電源，而閂鎖注入的電流不足，則效果會(huì)降低。因此，檢查器的規(guī)則涉及拓?fù)浜驮韴D級(jí)處理。由于電壓域多樣、高壓閂鎖的不可逆性、模擬電路模塊的變化以及口袋之間的空間利用率不同，實(shí)驗(yàn)間距規(guī)則采集挑戰(zhàn)需要一些簡(jiǎn)化。

主要的簡(jiǎn)化是，間距規(guī)則測(cè)量數(shù)據(jù)的實(shí)驗(yàn)測(cè)試結(jié)構(gòu)是針對(duì)ESD二極管的，ESD二極管最常作為I/O焊盤的注入器和受害者?？紤]到閂鎖是由注入電流密度觸發(fā)的，與大尺寸LDMOS陣列相比，小尺寸ESD二極管代表了最壞的情況。測(cè)試結(jié)構(gòu)必須覆蓋注入器-受害ESD二極管對(duì)，以及各種口袋到口袋間距以及收集環(huán)的放置場(chǎng)景，如圖7所示。熱耦合混合模式仿真方法和大型物理閂鎖結(jié)構(gòu)的參數(shù)化有限元模型也有助于填補(bǔ)實(shí)驗(yàn)數(shù)據(jù)空白，如圖1至圖4所示。

圖7.ECMOS工藝中低側(cè)閂鎖測(cè)試結(jié)構(gòu)的模塊和單元級(jí)布局視圖。

這些測(cè)試限制了實(shí)驗(yàn)數(shù)據(jù)收集。由于高功率應(yīng)力通常會(huì)損壞整個(gè)芯片，因此在晶圓級(jí)收集數(shù)據(jù)提供了一種有效的方法。圖8顯示了在標(biāo)準(zhǔn)范圍內(nèi)對(duì)工業(yè)測(cè)試儀進(jìn)行IC一致性測(cè)試的典型注入脈沖2.典型的注入脈沖使用雙 SMU 再現(xiàn)，以與標(biāo)準(zhǔn)探針臺(tái)結(jié)合同時(shí)生成電壓或電流同步脈沖。

在HS閂鎖測(cè)試設(shè)置（圖8b）中，當(dāng)結(jié)在DNW內(nèi)部以高電位正向偏置時(shí)，會(huì)產(chǎn)生HS注入條件。在HS注入過(guò)程中，可以使用與陰極短路的可選P+環(huán)來(lái)增強(qiáng)陰極的空穴收集。LS注入晶圓閂鎖測(cè)試是在注入器口袋的DNW到基板結(jié)被驅(qū)動(dòng)到基板電位以下時(shí)進(jìn)行的，將電子電流注入基板并打開(kāi)由附近的HV偏置DNW口袋（受害者）形成的寄生結(jié)構(gòu)。偏置于某些電源電位的N護(hù)城河環(huán)可用于收集一些電子電流并降低閂鎖敏感性（圖8c）。

圖8.晶圓級(jí)設(shè)置中的HS注入閂鎖測(cè)試波形，用于口袋到口袋電壓VPK-PK，噴油器電壓 VINJ和當(dāng)前 IINJHS孔注入器（b）和LS電子注入（c）的閂鎖測(cè)試結(jié)構(gòu)和測(cè)試裝置組件的橫截面。

該實(shí)驗(yàn)方法可測(cè)量閂鎖臨界注入電流與施加的注入器受害者口袋到口袋電壓的閂鎖依賴關(guān)系的臨界條件，如圖9所示。該數(shù)據(jù)與工業(yè)測(cè)試儀（Cadence Virtuoso參數(shù)化單元參考）獲得的打包液位結(jié)果相關(guān)，并與各種工藝選項(xiàng)相當(dāng)。??

圖9.晶圓級(jí)和MK2關(guān)鍵HS和LS在25°C和125°C時(shí)在注入器-受害者間距上閂鎖電流。

模塊級(jí)高壓閂鎖自動(dòng)驗(yàn)證和協(xié)同設(shè)計(jì)

最終協(xié)同設(shè)計(jì)方法的一個(gè)基本要素是在模塊上而不是在頂層單元級(jí)別進(jìn)行自動(dòng)驗(yàn)證?；跁r(shí)間表和資源限制，驗(yàn)證完成的IC布局幾乎不能容忍任何重大變化。在原理圖設(shè)計(jì)層面甚至引腳規(guī)格規(guī)劃中正確規(guī)劃和排列芯片布局塊非常重要。

要啟用模塊級(jí)驗(yàn)證，必須在工藝設(shè)計(jì)套件 （PDK） 中添加幾個(gè)必要的功能。其中一項(xiàng)功能引入了焊盤網(wǎng)絡(luò)，用于在網(wǎng)表中傳播有關(guān)焊盤類型和電壓電平的信息。它使用工具[7]支持拓?fù)浜碗姎怛?yàn)證組件，其中代碼為提取的設(shè)備分配了注入器或受害者角色。例如，檢查連接到引腳的NMOS是否連接到特定焊盤類型，如從焊盤網(wǎng)絡(luò)轉(zhuǎn)換而來(lái)的。如果排水管連接到 IO 焊盤類型并且主體連接到 GND 焊盤網(wǎng)絡(luò)類型，則將其分配給 LS 注入器的角色。該二極管成為負(fù)電流注入時(shí)的注入結(jié)，通過(guò)將I/O引腳拉低到地電位以下來(lái)實(shí)現(xiàn)。

這種先進(jìn)的方法可以在不完整的頂部單元布局階段進(jìn)行驗(yàn)證，因?yàn)樗恍枰暾膶哟谓Y(jié)構(gòu)和外部焊盤。由于閂鎖規(guī)則間距相對(duì)較大，在頂層重新設(shè)計(jì)復(fù)雜的高壓功率IC驗(yàn)證可能會(huì)有所不同，因此成為一項(xiàng)不切實(shí)際的任務(wù)。另一方面，通過(guò)迭代實(shí)時(shí)驗(yàn)證不完整的模塊進(jìn)行適當(dāng)?shù)囊?guī)劃有助于實(shí)現(xiàn)最節(jié)省空間的組件放置。

自動(dòng)布局布線的趨勢(shì)涉及在早期步驟中使用結(jié)合布局和原理圖屬性的墊網(wǎng)單元進(jìn)行主動(dòng)閂鎖協(xié)同設(shè)計(jì)。焊盤類型表示將來(lái)連接到網(wǎng)絡(luò)的外部焊盤類型：IO信號(hào)引腳，電源引腳（V抄送），以及接地參考 （GND） 或特殊功能，例如內(nèi)部生成的電源。引腳的工作電壓在焊盤網(wǎng)絡(luò)中定義，并與袖珍MOV的PDK范圍相匹配。

圖 10.墊網(wǎng)單元放置示意圖示例。

當(dāng)焊盤網(wǎng)絡(luò)參數(shù)化單元在原理圖和布局視圖中被識(shí)別為器件時(shí)，驗(yàn)證工具可以提取和分析注入器或受害對(duì)象。噴油器和受害對(duì)象可以在原理圖和布局中突出顯示，以便共同設(shè)計(jì)決策，如圖11所示。焊盤網(wǎng)絡(luò)信息按照驗(yàn)證工具中的連接語(yǔ)句的規(guī)定在整個(gè)布局視圖中傳播。這些陳述定義了金屬、聚乙烯和硅的連接方式。布局中的每個(gè)網(wǎng)絡(luò)也有一個(gè)關(guān)聯(lián)的墊網(wǎng)。來(lái)自墊網(wǎng)電池的電壓與受害者或注入器相關(guān)聯(lián)?？梢粤⒓催\(yùn)行此類驗(yàn)證，以識(shí)別需要根據(jù)閂鎖指南在布局中考慮放置的設(shè)備。

圖 11.原理圖中標(biāo)記的高邊噴油器（黃色）和受害者（紅色）。

即使原理圖級(jí)別不存在拓?fù)洳季州斎胄畔ⅲ谠韴D中突出顯示這些器件已經(jīng)可以作為協(xié)同設(shè)計(jì)輔助程序，在布局中對(duì)這些器件的布局放置進(jìn)行適當(dāng)?shù)奈磥?lái)投影?？梢酝ㄟ^(guò)相應(yīng)的交互式結(jié)果可視化（例如，在注入器件和外部焊盤之間插入串聯(lián)電阻）對(duì)原理圖本身進(jìn)行更改，以減少閂鎖漏洞。將設(shè)備從噴油器的角色中移除消除了大間距要求。

如果節(jié)奏大師布局套件XL5，可以在原理圖中啟用約束，以幫助在布局中放置器件。例如，在原理圖中，兩個(gè)耐高壓二極管被標(biāo)識(shí)為HS注入器-受害者對(duì)（圖12）。可以在原理圖中添加二極管1和二極管2之間的物理約束，并在它們之間設(shè)置最小距離。約束將轉(zhuǎn)換為布局，并且自動(dòng)放置不允許二極管 1 更接近二極管 2 的物理約束值。例如，當(dāng)原理圖閂鎖工具識(shí)別注入器或受害設(shè)備時(shí)，可以在該設(shè)備上設(shè)置一個(gè)屬性，以在饋電器周圍放置正確的保護(hù)環(huán)作為設(shè)備單元的一部分。

圖 12.突出顯示添加到原理圖的實(shí)例約束（左）和在受約束的設(shè)備布局中可視化的距離約束（右）。

當(dāng)模塊級(jí)布局完成且與原理圖正確匹配時(shí)，隨后使用布局?jǐn)?shù)據(jù)庫(kù)中的實(shí)例化墊網(wǎng)評(píng)估所有閂鎖檢查，包括間距規(guī)則。原理圖所有者和布局工程師可以使用在兩個(gè)數(shù)據(jù)庫(kù)視圖之間開(kāi)發(fā)的常見(jiàn)閂鎖術(shù)語(yǔ)來(lái)解決任何錯(cuò)誤。可以輕松顯示已識(shí)別的噴油器、受害者和蚊帳。噴油器和受害者的位置可以在物理數(shù)據(jù)庫(kù)中的塊級(jí)別突出顯示，如圖 13 所示。

圖 13.顯示HS注入二極管（紅色）和最終頂層電池的塊布局。

圖14顯示了另一個(gè)協(xié)同設(shè)計(jì)案例示例，該示例具有簡(jiǎn)化的高壓電路，具有兩個(gè)I/O引腳和一個(gè)帶有內(nèi)核有源箝位和浮動(dòng)ESDP電源軌的浮動(dòng)ESDP軌。由于ESDP未連接到電源，因此自動(dòng)消除了I/O二極管D1和D2的HS注入場(chǎng)景。由于ESD箝位驅(qū)動(dòng)器的RC時(shí)間常數(shù)比閂鎖測(cè)試域?qū)儆诟痰臅r(shí)域，因此該電路可以通過(guò)高壓注入器（上二極管）和受害者的閂鎖。但是，如果I/O引腳具有快速瞬態(tài)規(guī)格，這種節(jié)省空間的方法可能會(huì)導(dǎo)致瞬態(tài)閂鎖風(fēng)險(xiǎn)。在這種情況下，通過(guò)有源箝位的浪涌電流導(dǎo)致二極管注入，并遵循間隔規(guī)則以避免閂鎖，而ESDP軌必須使用V更新抄送墊網(wǎng)。

圖 14.浮動(dòng)電源主動(dòng)鉗位注入的協(xié)同設(shè)計(jì)示例。

總結(jié)

對(duì)于高壓功率模擬IC，閂鎖協(xié)同設(shè)計(jì)方法已從傳統(tǒng)的LV CMOS I/O和內(nèi)核閂鎖基礎(chǔ)顯著演變而來(lái)。經(jīng)濟(jì)高效的高壓功率IC設(shè)計(jì)需要基于迭代塊級(jí)驗(yàn)證的先進(jìn)方法，高壓閂鎖規(guī)則涉及新原理，將間距規(guī)則和有效收集環(huán)的拓?fù)浜碗姎怛?yàn)證相結(jié)合?？紤]到 ESD 和閂鎖功能消耗的高壓模擬功率芯片上通常占面積的 20% 至 25%，新的閂鎖協(xié)同設(shè)計(jì)方法是一種必要的設(shè)計(jì)范式轉(zhuǎn)變，可在質(zhì)量和成本效益方面提供最佳 IC 產(chǎn)品。

從引腳規(guī)格和模塊級(jí)原理圖草圖開(kāi)始，可以使用布局策略進(jìn)行最佳布局規(guī)劃，該布局策略結(jié)合了迭代模塊級(jí)驗(yàn)證，以分析準(zhǔn)實(shí)時(shí)布局選項(xiàng)和權(quán)衡，包括電路重新設(shè)計(jì)選項(xiàng)。與傳統(tǒng)的閂鎖相比，該方法為共同設(shè)計(jì)具有系統(tǒng)級(jí)、上電模式ESD和高注入電流水平和不同時(shí)域下的浪涌的引腳規(guī)格的IC帶來(lái)了新的機(jī)會(huì)。該方法的進(jìn)一步發(fā)展可以集中在考慮大型分布式噴油器對(duì)象的縱橫比的規(guī)則上（例如，功率陣列和工藝技術(shù)優(yōu)化）。

審核編輯：郭婷