最大限度地提高Σ-Δ ADC驅(qū)動(dòng)器的性能

作者：Stuart Servis and Miguel Usach Merino

您是否曾經(jīng)檢查過(guò)網(wǎng)絡(luò)上有多少個(gè)“ADC設(shè)計(jì)緩沖器”條目？在超過(guò) 400 萬(wàn)個(gè)參考資料中很難找到您要查找的內(nèi)容。對(duì)于大多數(shù)模擬和混合信號(hào)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)工程師來(lái)說(shuō)，這可能并不奇怪，因?yàn)闉闊o(wú)緩沖模數(shù)轉(zhuǎn)換器（ADC）設(shè)計(jì)外部前端需要大量的耐心和建議。 它通常被視為一種藝術(shù)形式，是多年來(lái)掌握手藝的古怪大師的專(zhuān)利。對(duì)于外行來(lái)說(shuō)，這是一項(xiàng)令人沮喪的試錯(cuò)任務(wù)。大多數(shù)時(shí)候，由于相互關(guān)聯(lián)的規(guī)范的數(shù)量，挫敗感變成了一個(gè)煩人的伴侶，這迫使許多權(quán)衡（和評(píng)估）直到獲得最佳結(jié)果。

挑戰(zhàn)

放大器級(jí)的設(shè)計(jì)由它們之間相關(guān)的兩個(gè)不同級(jí)組成，因此問(wèn)題變得難以在數(shù)學(xué)上建模，特別是由于與兩個(gè)級(jí)相關(guān)的非線性。第一步是選擇緩沖傳感器輸出并驅(qū)動(dòng)ADC輸入的放大器。第二步是設(shè)計(jì)一個(gè)低通濾波器來(lái)降低輸入帶寬，從而將帶外噪聲降至最低。

理想的放大器提供足夠的帶寬來(lái)正確緩沖傳感器或換能器產(chǎn)生的信號(hào)，而不會(huì)增加額外的噪聲，并且提供零功耗，但理想的放大器與實(shí)際放大器相去甚遠(yuǎn)。在大多數(shù)情況下，放大器規(guī)格將決定整體系統(tǒng)性能，特別是在噪聲、失真和功率方面。為了更好地了解問(wèn)題，第一步是了解分立時(shí)間ADC的工作原理。

離散時(shí)間ADC獲取連續(xù)時(shí)間模擬信號(hào)的樣本，然后將其轉(zhuǎn)換為數(shù)字代碼。對(duì)信號(hào)進(jìn)行采樣時(shí)，根據(jù)模擬轉(zhuǎn)換器的類(lèi)型，有兩種不同的場(chǎng)景具有相同的固有問(wèn)題。

SAR ADC集成了一個(gè)采樣保持電路，也稱(chēng)為采樣保持電路，它基本上是一個(gè)開(kāi)關(guān)和一個(gè)電容，用于凍結(jié)模擬信號(hào)，直到轉(zhuǎn)換完成，如圖1所示。

圖1.采樣保持電路示意圖。

分立時(shí)間Σ-Δ型ADC或過(guò)采樣轉(zhuǎn)換器實(shí)現(xiàn)類(lèi)似的輸入級(jí)，即具有一定內(nèi)部電容的輸入開(kāi)關(guān)。對(duì)于Σ-Δ型ADC，采樣機(jī)制略有不同，但類(lèi)似的采樣輸入架構(gòu)使用開(kāi)關(guān)和電容來(lái)保存模擬輸入信號(hào)的副本。

在這兩種情況下，開(kāi)關(guān)均采用CMOS工藝實(shí)現(xiàn)，閉合時(shí)電阻值為非零值，通常為幾歐姆。該串聯(lián)電阻與采樣電容的組合（在pF范圍內(nèi)）意味著ADC輸入帶寬通常非常大，并且在許多情況下遠(yuǎn)大于ADC采樣頻率。

帶寬問(wèn)題

輸入信號(hào)帶寬是轉(zhuǎn)換器的一個(gè)問(wèn)題。在采樣理論中，我們知道應(yīng)該刪除高于奈奎斯特頻率（ADC采樣頻率的一半）的頻率，否則這些頻率將在感興趣的頻段中生成鏡像或混疊。噪聲通常具有一個(gè)頻譜，其中在ADC奈奎斯特頻率以上的頻帶中可能存在大量功率。除非我們處理這種噪聲，否則它將混疊到奈奎斯特頻率以下，并增加本底噪聲，如圖2所示，從而有效地降低了系統(tǒng)的動(dòng)態(tài)范圍。

圖2.奈奎斯特折疊圖像。

ADC輸入信號(hào)帶寬和緩沖器輸出帶寬是第一個(gè)需要解決的問(wèn)題。為了確保噪聲不會(huì)混疊，必須限制ADC輸入信號(hào)的帶寬。這不是一個(gè)微不足道的問(wèn)題。

通常，放大器的選擇基于大信號(hào)帶寬（即壓擺率）和增益帶寬乘積的規(guī)格，以涵蓋輸入信號(hào)的最壞情況，這定義了ADC可以跟蹤的更快事件。

但是，放大器的有效噪聲帶寬相當(dāng)于小信號(hào)帶寬（通?？紤]小于10 mV p-p的信號(hào)），這通常至少比大信號(hào)帶寬高四到五倍。

換言之，如果我們的大信號(hào)規(guī)格選擇500 kHz，則小信號(hào)帶寬很容易達(dá)到2 MHz或3 MHz，這可能會(huì)允許ADC對(duì)大量噪聲進(jìn)行采樣。因此，在將模擬信號(hào)饋入ADC之前，應(yīng)從外部限制小信號(hào)帶寬，否則測(cè)得的噪聲將是ADC數(shù)據(jù)手冊(cè)規(guī)格的三到四倍，這并不好。

圖3.同相放大器配置。

放大器電流噪聲

請(qǐng)記住，放大器產(chǎn)生的熱噪聲取決于放大器增益和總系統(tǒng)帶寬。該電路的示例如圖3所示，噪聲源總結(jié)于表1，其中：

T 是以開(kāi)爾文為單位的溫度，

k 是玻爾茲曼常數(shù) （1.38 × 10?23J/K），

電阻值以Ω表示，

BW是指小信號(hào)帶寬。

前面的公式清楚地表明，在ADC輸入引腳之前添加一個(gè)具有足夠衰減的低通濾波器的重要性，以最小化采樣噪聲，因?yàn)樵肼暸c帶寬的平方根成正比。 通常，一階低通濾波器采用分立電阻和電容實(shí)現(xiàn)，具有足夠低的截止頻率，可消除大部分寬帶噪聲。一階低通濾波器的另一個(gè)好處是，在ADC對(duì)目標(biāo)頻帶外的任何其他較大信號(hào)進(jìn)行采樣并可能產(chǎn)生混疊之前，降低其幅度。

然而，這還不是故事的全部。內(nèi)部ADC開(kāi)關(guān)電阻和電容定義了模擬輸入帶寬，但由于輸入信號(hào)的變化，也會(huì)產(chǎn)生時(shí)域充放電周期。每次開(kāi)關(guān)（連接到采樣ADC電容的外部電路）閉合時(shí)，內(nèi)部電容電壓可能與先前存儲(chǔ)在采樣電容上的電壓不同。

什么是回扣問(wèn)題？

經(jīng)典的模擬問(wèn)題：“如果有兩個(gè)電容器與開(kāi)關(guān)并聯(lián)，開(kāi)關(guān)打開(kāi)，一個(gè)電容器存儲(chǔ)一些能量，那么當(dāng)開(kāi)關(guān)閉合時(shí)，兩個(gè)電容器會(huì)發(fā)生什么？

答案取決于充電電容器存儲(chǔ)的能量和電容器之間的比率。例如，如果兩個(gè)電容器的值相同，則能量將在它們之間共享，電容器端子之間測(cè)量的電壓將減半，如圖4所示。

圖4.帶電（左）和未充電（右）電容器。

這就是回扣問(wèn)題。

一些ADC執(zhí)行內(nèi)部校準(zhǔn)以補(bǔ)償內(nèi)部誤差，稱(chēng)為自穩(wěn)零校準(zhǔn)。這些程序使采樣電容達(dá)到接近電源軌的電壓或其他電壓，例如基準(zhǔn)電壓除以2。

這意味著放大器和采樣電容緩沖的外部信號(hào)（必須保持模擬值才能獲取新采樣）通常不處于相同的電位（電壓）。因此，必須對(duì)采樣電容進(jìn)行充電或放電，以使其達(dá)到與緩沖器輸出相同的電位。 此過(guò)程所需的能量將來(lái)自外部電容（來(lái)自低通RC濾波器的電容）和外部緩沖器。這種電荷的重新分配和電壓的建立將需要有限的時(shí)間，在此期間，電路中各個(gè)點(diǎn)的電壓將受到干擾，如圖1所示。通常會(huì)有大量電荷被重新分配，這相當(dāng)于流入或流出放大器并流入電容器的電流。

其結(jié)果是，放大器應(yīng)該能夠在非常有限的時(shí)間內(nèi)對(duì)低通濾波器的外部電容和ADC的采樣電容進(jìn)行充電/放電，而限流器由低通濾波電阻增加。

更具體地說(shuō)，放大器應(yīng)該能夠在給定誤差范圍內(nèi)從采樣電容和外部源對(duì)電容進(jìn)行充電/放電。外部低通濾波器的截止頻率應(yīng)略高于目標(biāo)頻帶，目標(biāo)頻帶由濾波器的時(shí)間常數(shù)、ADC的位數(shù)以及樣本之間的最差情況轉(zhuǎn)換（即我們應(yīng)該能夠準(zhǔn)確測(cè)量的最差輸入階躍）定義。

我們?nèi)绾谓鉀Q回扣問(wèn)題？

解決這個(gè)問(wèn)題的更簡(jiǎn)單的答案是選擇具有足夠壓擺率、帶寬增益積、開(kāi)環(huán)增益和CMRR的放大器，并將市場(chǎng)上可能找到的最高電容放在輸出端，電阻足夠小，以滿足低通濾波器帶寬要求。

由于電容真的很大，反沖問(wèn)題可以忽略不計(jì)，帶寬受到LP濾波器的限制，所以問(wèn)題解決了吧？

壞消息。以前的解決方案行不通，但是如果您好奇并嘗試以前的設(shè)置，那么您會(huì)發(fā)現(xiàn)兩件事：電容器的大小將是煉乳容器的大小，放大器將不喜歡連接在輸出端的假想阻抗。

放大器的性能取決于放大器看到的假想負(fù)載。在這種情況下，低通濾波器的懲罰是THD和建立時(shí)間的下降。建立時(shí)間的增加會(huì)導(dǎo)致放大器無(wú)法為電容充電，從而使ADC采樣的電壓成為正確的最終電壓。這將導(dǎo)致ADC輸出進(jìn)一步非線性。

為了說(shuō)明前面的說(shuō)法，圖5顯示了不同放大器輸出電流或阻性負(fù)載之間的性能差異。圖6顯示了容性負(fù)載引起的小信號(hào)過(guò)沖，這會(huì)影響建立時(shí)間和線性度。

圖5.AD4896-2 THD性能與負(fù)載的關(guān)系

圖6.ADA4896-2的小信號(hào)傳輸響應(yīng)與負(fù)載的關(guān)系

為了盡量減少這個(gè)問(wèn)題，放大器輸出應(yīng)通過(guò)低通濾波器的串聯(lián)電阻與外部電容隔離。

電阻應(yīng)足夠高，以保證緩沖器不會(huì)看到假想阻抗，但又應(yīng)足夠小，以滿足所需的輸入系統(tǒng)帶寬，并將電阻兩端的IR壓降降至最低，因?yàn)殡娏鲝木彌_器流出，這可能導(dǎo)致放大器可能無(wú)法足夠快地建立的壓降。并聯(lián)時(shí)，電阻應(yīng)允許外部電容減小到足夠小的值，以在不影響建立的情況下將反沖降至最低。

您可以在此處找到更多信息。

幸運(yùn)的是，有一些工具可以讓我們預(yù)測(cè)DAC、放大器和濾波器的組合性能，比如精密ADC驅(qū)動(dòng)器工具。

該工具可以模擬反沖以及噪聲和失真性能，如圖7所示。

圖7.精密 ADC 驅(qū)動(dòng)器工具游樂(lè)場(chǎng)仿真。

低通濾波器的經(jīng)驗(yàn)法則

通常，在許多建議中都可以看到一階低通濾波器，但為什么沒(méi)有人使用更高的濾波器階數(shù)呢？除非您的設(shè)備將用于具有特定要求的應(yīng)用，以消除輸入信號(hào)中較大的帶外干擾源或諧波，否則增加濾波器的階數(shù)將增加系統(tǒng)的復(fù)雜性。一般來(lái)說(shuō)，權(quán)衡是使小信號(hào)帶寬略高于您需要的帶寬，這將影響噪聲，代價(jià)是放大器能夠輕松驅(qū)動(dòng)ADC輸入級(jí)，并降低功耗和成本。

減輕負(fù)擔(dān)

我們之前提到過(guò)，放大器不喜歡虛阻抗和/或提供高電流，這是電容器添加的元件，用于最小化反沖問(wèn)題。

改善這種情況的唯一方法是減少回扣本身。最新的ADI轉(zhuǎn)換器（如AD7768和AD4000）已采用該解決方案。

由于轉(zhuǎn)換器架構(gòu)不同，每個(gè)器件采用的解決方案都不同。AD4000 SAR ADC可以在低于模擬輸入范圍的電源下工作。所采用的解決方案稱(chēng)為高阻態(tài)模式，僅適用于低于100 kHz的采樣頻率。

在AD7768中，電源等于或高于模擬輸入范圍。AD7768采用的解決方案稱(chēng)為預(yù)充電緩沖器，與高阻態(tài)模式相反，該緩沖器的工作頻率最高可達(dá)最大ADC采樣頻率。

兩種解決方案都基于相同的工作原理;驅(qū)動(dòng)ADC的主要困難是容性電荷再分配。換言之，當(dāng)內(nèi)部開(kāi)關(guān)重新連接采樣電容時(shí)，輸入緩沖器和低通濾波器看到的壓降越低，電壓沖擊就越低，從而使ADC輸入電流最小化。因此，驅(qū)動(dòng)ADC越容易，建立時(shí)間越短。濾波器電阻兩端的壓降減小，因此交流性能得到提升。

對(duì)輸入電流相對(duì)于預(yù)充電緩沖器和高阻態(tài)使能和禁用的影響如圖8所示。

圖8.輸入電流。

輸入電流越高，放大器帶寬應(yīng)越高（即越快）。因此，輸入低通濾波器帶寬應(yīng)該越高，這也會(huì)影響噪聲。

例如，使用SINAD將諧波作為噪聲性能，對(duì)于以1 MSPS采樣的1 kHz輸入信號(hào)。在不同的濾波器截止頻率下，我們得到如圖9所示的結(jié)果。

圖9.AD4003 SINAD與輸入帶寬（帶或不帶高阻態(tài)模式）的比較

上圖顯示，與完全相同的配置但高阻態(tài)模式關(guān)斷相比，低輸入電流（高阻態(tài)模式開(kāi)啟）降低了截止濾波器頻率要求，濾波器電阻值也降低了IR壓降，從而提高了ADC性能。

在圖9中，可以觀察到，通過(guò)提高輸入濾波器截止頻率，外部放大器可以更快地對(duì)采樣電容進(jìn)行充電/放電，但代價(jià)是噪聲更高。例如，開(kāi)啟高阻態(tài)模式時(shí)，500 kHz 采樣的噪聲小于 1.3 MHz。因此，SINAD 在 500 kHZ 輸入帶寬下表現(xiàn)更好。此外，低通濾波器所需的電容降低，從而提高放大器驅(qū)動(dòng)器性能。

電路設(shè)計(jì)優(yōu)勢(shì)

在ADI公司最新的ADC中增加這些更易于驅(qū)動(dòng)或減輕負(fù)擔(dān)的特性會(huì)對(duì)整個(gè)信號(hào)鏈產(chǎn)生一些重大影響。ADC設(shè)計(jì)人員將一些驅(qū)動(dòng)問(wèn)題引入ADC芯片本身的關(guān)鍵優(yōu)勢(shì)在于，解決方案可以設(shè)計(jì)為盡可能高效地滿足ADC的信號(hào)要求，從而解決一些問(wèn)題，包括輸入帶寬和放大器穩(wěn)定性。

進(jìn)入ADC輸入端的電流減小，從而減少反沖，意味著放大器需要處理較低的電壓階躍，但仍具有與標(biāo)準(zhǔn)開(kāi)關(guān)電容輸入相同的完整采樣周期。

在給定周期內(nèi)具有較小的階躍電壓以建立（斜坡到最終值）與具有較長(zhǎng)的建立較大步進(jìn)的周期相同。凈效應(yīng)是，放大器現(xiàn)在不需要如此寬的帶寬來(lái)將輸入充分建立到相同的最終值。帶寬降低通常意味著放大器功率降低。

另一種看法是，想象一下，當(dāng)預(yù)充電緩沖器使能時(shí)，通常預(yù)計(jì)不會(huì)有足夠的帶寬來(lái)建立給定ADC輸入的放大器現(xiàn)在如何實(shí)現(xiàn)足夠的建立。

ADI應(yīng)用筆記AN-1384顯示了與AD7768在三種功耗模式下搭配使用時(shí)，一系列放大器可實(shí)現(xiàn)的性能。本文檔所示的放大器之一ADA4500-2表明，在不使用預(yù)充電緩沖器時(shí)，它在中值功率模式（THD為>?96 dB）下難以建立AD7768的輸入。但是，當(dāng)啟用預(yù)充電緩沖器時(shí)，性能顯著提高，優(yōu)于?110 dB THD。

由于ADA4500-2是一款帶寬為10 MHz的放大器，在給定模式下建立AD7768所需的帶寬約為12 MHz，因此，這種較低帶寬放大器的使用現(xiàn)已通過(guò)易于驅(qū)動(dòng)的特性實(shí)現(xiàn)。這樣，這些特性不僅可以簡(jiǎn)化前端緩沖電路的設(shè)計(jì)，還可以更自由地選擇組件，使其保持在系統(tǒng)功耗或熱上限范圍內(nèi)。

降低進(jìn)入ADC模擬輸入引腳的電流的第二個(gè)優(yōu)點(diǎn)是，現(xiàn)在流過(guò)串聯(lián)電阻的電流更少，串聯(lián)電阻用作輸入RC網(wǎng)絡(luò)的一部分。

對(duì)于傳統(tǒng)的ADC輸入，相對(duì)較大的電流意味著只能使用小值電阻，否則該電阻兩端會(huì)產(chǎn)生較大的壓降。此處較大的壓降會(huì)導(dǎo)致ADC轉(zhuǎn)換結(jié)果中的增益誤差或線性誤差。

然而，使用較小的電阻值也有其挑戰(zhàn)。使用較小的電阻實(shí)現(xiàn)與RC相同的帶寬意味著使用更大的電容。然而，這種大電容和小電阻的組合會(huì)導(dǎo)致緩沖放大器不穩(wěn)定。

使用易于驅(qū)動(dòng)的特性時(shí)遇到的電流降低意味著可以使用更大值的電阻器而不會(huì)影響性能，并確保系統(tǒng)的穩(wěn)定性>。

電路性能優(yōu)勢(shì)

考慮到我們已經(jīng)說(shuō)過(guò)的電路設(shè)計(jì)的好處，很明顯，使用這些特性也有性能優(yōu)勢(shì)，或者有機(jī)會(huì)進(jìn)一步提高性能。

已經(jīng)提到的優(yōu)勢(shì)是能夠使用較低帶寬的放大器實(shí)現(xiàn)更好的性能，也可用于擴(kuò)展更優(yōu)化系統(tǒng)的性能。例如，即使輸入信號(hào)穩(wěn)定良好，在最終建立過(guò)程中，輸入之間仍可能存在一些不匹配。因此，例如，啟用預(yù)充電緩沖器將意味著最終建立時(shí)間要小得多，因此可以實(shí)現(xiàn)以前無(wú)法實(shí)現(xiàn)的最高THD水平。

通過(guò)RC網(wǎng)絡(luò)串聯(lián)電阻的電流的減少也有利于性能。此外，不僅輸入電流顯著降低，而且?guī)缀醪灰蕾?lài)于輸入電壓。由于輸入對(duì)上電阻的任何不匹配都將導(dǎo)致ADC輸入端的電壓差變小，并且電壓降與信號(hào)無(wú)關(guān)，因此可以實(shí)現(xiàn)更高的THD。

較低的輸入電流也會(huì)影響失調(diào)和增益精度。由于絕對(duì)電流的減小以及信號(hào)相關(guān)電流變化的減小，每個(gè)通道或每個(gè)物理板的元件值變化導(dǎo)致失調(diào)和增益誤差變化的可能性較小（出于同樣的原因，較低的電流導(dǎo)致串聯(lián)電阻上的電壓較?。?。利用預(yù)充電緩沖器，可以實(shí)現(xiàn)更好的絕對(duì)失調(diào)和增益誤差規(guī)格，以及系統(tǒng)內(nèi)跨板或通道的一致性能。

在ADC采樣速率變化以適應(yīng)不同信號(hào)采集需求的系統(tǒng)中，例如數(shù)據(jù)采集卡，較低的電流還有另一個(gè)好處。如果沒(méi)有預(yù)充電緩沖器，輸入無(wú)源元件兩端的壓降隨ADC的采樣速率而變化，因?yàn)锳DC輸入電容在更高的采樣速率下會(huì)更頻繁地充電和放電。這適用于模擬輸入路徑和基準(zhǔn)輸入路徑，ADC將這種電壓變化視為與采樣速率相關(guān)的失調(diào)和增益誤差。

但是，啟用預(yù)充電緩沖器后，絕對(duì)電流和絕對(duì)壓降一開(kāi)始就要小得多，因此隨著ADC采樣速率的變化，電壓變化也會(huì)小得多。在終端系統(tǒng)中，這意味著隨著采樣速率的調(diào)整，無(wú)需重新校準(zhǔn)系統(tǒng)失調(diào)和增益誤差，并且失調(diào)和增益誤差對(duì)ADC采樣速率的變化不太敏感。

成本效益

易于使用的功能的主要好處之一是與總擁有成本有關(guān)。設(shè)計(jì)和性能優(yōu)勢(shì)的不同方面可能會(huì)降低開(kāi)發(fā)成本和運(yùn)營(yíng)成本。

更簡(jiǎn)單的設(shè)計(jì)意味著更少的設(shè)計(jì)工作量和更快的第一個(gè)原型時(shí)間。

更簡(jiǎn)單的設(shè)計(jì)意味著在原型設(shè)計(jì)中第一次成功的機(jī)會(huì)更大。

更易于驅(qū)動(dòng)的特性可能允許使用較低的帶寬，從而使用成本較低的放大器。

失調(diào)和增益優(yōu)勢(shì)可以減少工廠的校準(zhǔn)。

性能改進(jìn)可以減少現(xiàn)場(chǎng)或按需校準(zhǔn)，從而減少停機(jī)時(shí)間和/或提高吞吐量。

使用AD7768-1的真實(shí)示例

表2顯示了AN-1384應(yīng)用筆記中的一些測(cè)量數(shù)據(jù)，可幫助設(shè)計(jì)人員選擇合適的放大器來(lái)驅(qū)動(dòng)AD7768-1 ADC。表中的示例表明，在某些放大器上啟用預(yù)充電功能時(shí)，可能會(huì)有顯著的改進(jìn)。THD改善的原因主要是由于前面提到的ADC減輕驅(qū)動(dòng)電路負(fù)擔(dān)的影響。例如，當(dāng)預(yù)充電緩沖器啟用時(shí)，使用ADA4945-1放大器的配置可使THD降低4 dB。同樣，ADA4807-2電路的THD也可以提高18 dB。這些示例表明，當(dāng)與ADI許多最新ADC中提供的易于驅(qū)動(dòng)的特性結(jié)合使用時(shí)，能夠自行實(shí)現(xiàn)合理性能的放大器可以實(shí)現(xiàn)總體性能水平。

結(jié)論

設(shè)計(jì)一個(gè)電路來(lái)驅(qū)動(dòng)無(wú)緩沖ADC并非易事，由于轉(zhuǎn)換器的反沖和帶寬要求，需要適當(dāng)?shù)姆椒ê蜋?quán)衡考慮。很多時(shí)候，所需的電路將根據(jù)THD、SNR和功耗來(lái)定義整體系統(tǒng)性能。

采用SAR和Σ-Δ技術(shù)的最新ADI精密轉(zhuǎn)換器集成了一組特性，可最大限度地降低轉(zhuǎn)換器輸入電流。這最大限度地減少了反沖，大大減少和簡(jiǎn)化了外部電路，實(shí)現(xiàn)了以前無(wú)法實(shí)現(xiàn)的規(guī)格數(shù)量。這使得SAR和Σ-Δ技術(shù)更易于使用，減少了工程時(shí)間，并提高了系統(tǒng)規(guī)格。

審核編輯：郭婷