JESD204B接口一般用在高速的AD和DA芯片上,用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少大量的IO管腳,所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。
Xilinx提供了JESD204B對(duì)應(yīng)的IP和相應(yīng)的phy。本文主要介紹xilinx-JESD204B的使用方法,基本上都是從pg066手冊(cè)得到的總結(jié),但也有自己的一些心得。
JESD204有很多的分支,包括A,B,C等,主要的區(qū)別是支持的速率不同。最早的JESD版本不支持精確的延時(shí),后來(lái)版本不斷升級(jí),現(xiàn)在使用JESD204協(xié)議通過(guò)使用sysref和sync達(dá)到了精準(zhǔn)延時(shí)的效果,畢竟現(xiàn)在的速率達(dá)到幾十G,沒(méi)有精確的延時(shí)不能達(dá)到具體的設(shè)計(jì)要求。JESD204B的subclass0是沒(méi)有精準(zhǔn)延時(shí)的,subclass1使用sysref,subclass2使用sync。由于有了精準(zhǔn)的要求,所以對(duì)sysref和sync的時(shí)序要求很高。
言歸正傳,使用xilinx的JESD204B IP核,最簡(jiǎn)單的方式是通過(guò)使用example design開(kāi)始,并且pg066中也是這么建議的,為什么?第一是簡(jiǎn)單,官方已經(jīng)提供給了一個(gè)教程,自己照貓畫(huà)虎就行了;最重要的是,單獨(dú)的JESD204B IP核一般不能使用,需要有對(duì)應(yīng)的PHY,因此如果不使用example design,自己就得再例化一個(gè)JESD204 PHY的IP,所以使用example design方便了很多,所以這種方法最簡(jiǎn)單。
這個(gè)IP的接口比較簡(jiǎn)單,查看pg066基本都能了解是干什么用的,我只介紹一下tx_start_of_frame這個(gè)信號(hào)。手冊(cè)對(duì)這個(gè)信號(hào)的介紹如下圖所示:
我重點(diǎn)關(guān)注 Note 部分,這部分的意思是說(shuō)tx_start_of_frame信號(hào)會(huì)根據(jù)每幀包含的字節(jié)個(gè)數(shù)而使多個(gè)bit置位,并舉例說(shuō)明:當(dāng)F=1(F表示的每幀包含的字節(jié)個(gè)數(shù))時(shí),tx_start_of_frame信號(hào)為4’b1111。同樣的在仿真example design時(shí),testbeach中F=2,查看波形可以看到tx_start_of_frame為4’b0101。但為什么會(huì)出現(xiàn)多bit 置 1 呢?這是因?yàn)榘l(fā)送數(shù)據(jù)tx_data的位寬為32bit,而當(dāng)F很小時(shí),tx_data的32bit數(shù)據(jù)中包含多個(gè)數(shù)據(jù)幀,所以導(dǎo)致tx_start_of_frame信號(hào)的多bit置 1 。即當(dāng)F=1時(shí),表示一幀數(shù)據(jù)只有一個(gè)字節(jié),所以tx_data(32bit)中包含4個(gè)數(shù)據(jù)幀,而每個(gè)字節(jié)都是起始位,所以tx_start_of_frame為4’b1111;同理,當(dāng)F=2時(shí),表示一幀數(shù)據(jù)包含兩個(gè)字節(jié),所以tx_data包含2個(gè)數(shù)據(jù)幀,起始位置在第1和第3字節(jié),所以tx_start_of_frame為4’b0101。而F為較小時(shí)比較常見(jiàn),尤其是在AD采集芯片中,因?yàn)锳D芯片輸出的有效數(shù)據(jù)的位寬通常為8、12、14,轉(zhuǎn)換之后的F值就是1或者2。
PS:看到了一個(gè)好的博客,附上鏈接,不知道讓不讓轉(zhuǎn)發(fā),在博客中沒(méi)有看到禁止項(xiàng),有問(wèn)題請(qǐng)及時(shí)聯(lián)系我。https://blog.csdn.net/weixin_41974812/article/details/117220777
審核編輯:湯梓紅
-
接口
+關(guān)注
關(guān)注
33文章
8777瀏覽量
152421 -
Xilinx
+關(guān)注
關(guān)注
71文章
2173瀏覽量
122887 -
lvds
+關(guān)注
關(guān)注
2文章
1052瀏覽量
66372 -
JESD204B
+關(guān)注
關(guān)注
5文章
77瀏覽量
19303
原文標(biāo)題:JESD204B學(xué)習(xí)手冊(cè)
文章出處:【微信號(hào):FPGA雜記,微信公眾號(hào):FPGA雜記】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
JESD204B的系統(tǒng)級(jí)優(yōu)勢(shì)
JESD204B串行接口時(shí)鐘的優(yōu)勢(shì)
如何讓JESD204B在FPGA上工作?FPGA對(duì)于JESD204B需要多少速度?
如何去實(shí)現(xiàn)JESD204B時(shí)鐘?
如何采用系統(tǒng)參考模式設(shè)計(jì)JESD204B時(shí)鐘
JESD204B協(xié)議介紹
JESD204B的優(yōu)勢(shì)
JESD204B SystemC module 設(shè)計(jì)簡(jiǎn)介(一)

JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程
JESD204B使用說(shuō)明

評(píng)論