0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

JESD204B學(xué)習(xí)手冊(cè)

FPGA雜記 ? 來(lái)源:FPGA雜記 ? 2022-12-22 09:45 ? 次閱讀

JESD204B接口一般用在高速的AD和DA芯片上,用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少大量的IO管腳,所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。

Xilinx提供了JESD204B對(duì)應(yīng)的IP和相應(yīng)的phy。本文主要介紹xilinx-JESD204B的使用方法,基本上都是從pg066手冊(cè)得到的總結(jié),但也有自己的一些心得。

JESD204有很多的分支,包括A,B,C等,主要的區(qū)別是支持的速率不同。最早的JESD版本不支持精確的延時(shí),后來(lái)版本不斷升級(jí),現(xiàn)在使用JESD204協(xié)議通過(guò)使用sysref和sync達(dá)到了精準(zhǔn)延時(shí)的效果,畢竟現(xiàn)在的速率達(dá)到幾十G,沒(méi)有精確的延時(shí)不能達(dá)到具體的設(shè)計(jì)要求。JESD204B的subclass0是沒(méi)有精準(zhǔn)延時(shí)的,subclass1使用sysref,subclass2使用sync。由于有了精準(zhǔn)的要求,所以對(duì)sysref和sync的時(shí)序要求很高。

言歸正傳,使用xilinx的JESD204B IP核,最簡(jiǎn)單的方式是通過(guò)使用example design開(kāi)始,并且pg066中也是這么建議的,為什么?第一是簡(jiǎn)單,官方已經(jīng)提供給了一個(gè)教程,自己照貓畫(huà)虎就行了;最重要的是,單獨(dú)的JESD204B IP核一般不能使用,需要有對(duì)應(yīng)的PHY,因此如果不使用example design,自己就得再例化一個(gè)JESD204 PHY的IP,所以使用example design方便了很多,所以這種方法最簡(jiǎn)單。

這個(gè)IP的接口比較簡(jiǎn)單,查看pg066基本都能了解是干什么用的,我只介紹一下tx_start_of_frame這個(gè)信號(hào)。手冊(cè)對(duì)這個(gè)信號(hào)的介紹如下圖所示:

7c8c61e0-8135-11ed-8abf-dac502259ad0.png

我重點(diǎn)關(guān)注 Note 部分,這部分的意思是說(shuō)tx_start_of_frame信號(hào)會(huì)根據(jù)每幀包含的字節(jié)個(gè)數(shù)而使多個(gè)bit置位,并舉例說(shuō)明:當(dāng)F=1(F表示的每幀包含的字節(jié)個(gè)數(shù))時(shí),tx_start_of_frame信號(hào)為4’b1111。同樣的在仿真example design時(shí),testbeach中F=2,查看波形可以看到tx_start_of_frame為4’b0101。但為什么會(huì)出現(xiàn)多bit 置 1 呢?這是因?yàn)榘l(fā)送數(shù)據(jù)tx_data的位寬為32bit,而當(dāng)F很小時(shí),tx_data的32bit數(shù)據(jù)中包含多個(gè)數(shù)據(jù)幀,所以導(dǎo)致tx_start_of_frame信號(hào)的多bit置 1 。即當(dāng)F=1時(shí),表示一幀數(shù)據(jù)只有一個(gè)字節(jié),所以tx_data(32bit)中包含4個(gè)數(shù)據(jù)幀,而每個(gè)字節(jié)都是起始位,所以tx_start_of_frame為4’b1111;同理,當(dāng)F=2時(shí),表示一幀數(shù)據(jù)包含兩個(gè)字節(jié),所以tx_data包含2個(gè)數(shù)據(jù)幀,起始位置在第1和第3字節(jié),所以tx_start_of_frame為4’b0101。而F為較小時(shí)比較常見(jiàn),尤其是在AD采集芯片中,因?yàn)锳D芯片輸出的有效數(shù)據(jù)的位寬通常為8、12、14,轉(zhuǎn)換之后的F值就是1或者2。

PS:看到了一個(gè)好的博客,附上鏈接,不知道讓不讓轉(zhuǎn)發(fā),在博客中沒(méi)有看到禁止項(xiàng),有問(wèn)題請(qǐng)及時(shí)聯(lián)系我。https://blog.csdn.net/weixin_41974812/article/details/117220777

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8777

    瀏覽量

    152421
  • Xilinx
    +關(guān)注

    關(guān)注

    71

    文章

    2173

    瀏覽量

    122887
  • lvds
    +關(guān)注

    關(guān)注

    2

    文章

    1052

    瀏覽量

    66372
  • JESD204B
    +關(guān)注

    關(guān)注

    5

    文章

    77

    瀏覽量

    19303

原文標(biāo)題:JESD204B學(xué)習(xí)手冊(cè)

文章出處:【微信號(hào):FPGA雜記,微信公眾號(hào):FPGA雜記】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    JESD204B的系統(tǒng)級(jí)優(yōu)勢(shì)

    作者:Sureena Gupta如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計(jì),沒(méi)準(zhǔn)聽(tīng)說(shuō)過(guò)新術(shù)語(yǔ)“JESD204B”。我在工作中看到過(guò)很多工程師詢問(wèn)有關(guān) JESD204B 接口的信息以及它如何同
    發(fā)表于 09-18 11:29

    JESD204B生存指南

    JESD204B生存指南
    發(fā)表于 05-28 12:08

    JESD204B串行接口時(shí)鐘的優(yōu)勢(shì)

    摘要 隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來(lái)越高,JESD204B 串行接口已經(jīng)越來(lái)越多地廣泛用在數(shù)模轉(zhuǎn)換器上,其對(duì)器件時(shí)鐘和同步時(shí)鐘之間的時(shí)序關(guān)系有著嚴(yán)格需求。本文就重點(diǎn)講解了JESD204B 數(shù)模轉(zhuǎn)換器
    發(fā)表于 06-19 05:00

    JESD204B是什么工作原理?控制字符是什么?

    JESD204B的工作原理JESD204B的控制字符
    發(fā)表于 04-06 06:01

    如何讓JESD204B在FPGA上工作?FPGA對(duì)于JESD204B需要多少速度?

    的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)支持最新的JESD204B串行接口標(biāo)準(zhǔn),出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問(wèn)題。FPGA一直支持千兆串行/解串(SERDES)收發(fā)器。然而在過(guò)去,大多數(shù)ADC
    發(fā)表于 04-06 09:46

    如何去實(shí)現(xiàn)JESD204B時(shí)鐘?

    JESD204B數(shù)模轉(zhuǎn)換器的時(shí)鐘規(guī)范是什么?JESD204B數(shù)模轉(zhuǎn)換器有哪些優(yōu)勢(shì)?如何去實(shí)現(xiàn)JESD204B時(shí)鐘?
    發(fā)表于 05-18 06:06

    如何采用系統(tǒng)參考模式設(shè)計(jì)JESD204B時(shí)鐘

    LMK04821系列器件為該話題提供了很好的范例研究素材,因?yàn)樗鼈兪歉咝阅艿碾p環(huán)路抖動(dòng)清除器,可在具有器件和SYSREF時(shí)鐘的子類1時(shí)鐘方案里驅(qū)動(dòng)多達(dá)七個(gè)JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型
    發(fā)表于 11-18 06:36

    JESD204B協(xié)議介紹

    在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí),我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。此外,我還在 E2E 上的該
    發(fā)表于 11-21 07:02

    JESD204B的優(yōu)勢(shì)

    如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計(jì),沒(méi)準(zhǔn)聽(tīng)說(shuō)過(guò)新術(shù)語(yǔ)“JESD204B”。我在工作中看到過(guò)很多工程師詢問(wèn)有關(guān) JESD204B 接口的信息以及它如何同 FPGA 協(xié)作。他們特別感興趣
    發(fā)表于 11-23 06:35

    JESD204B SystemC module 設(shè)計(jì)簡(jiǎn)介(一)

    本設(shè)計(jì)致力于用SystemC語(yǔ)言建立JESD024B的協(xié)議標(biāo)準(zhǔn)模型,描述JESD204B的所有行為,并且能夠保證用戶可以通過(guò)該JESD204B的SystemC庫(kù),進(jìn)行JESD204B
    發(fā)表于 11-17 09:36 ?3294次閱讀
    <b class='flag-5'>JESD204B</b> SystemC module 設(shè)計(jì)簡(jiǎn)介(一)

    JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程

    在從事高速數(shù)據(jù)擷取設(shè)計(jì)時(shí)使用FPGA的人大概都聽(tīng)過(guò)新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號(hào)。近期許多工程師均聯(lián)絡(luò)德州儀器,希望進(jìn)一步了解 JESD204B 接口,包括與FPGA如何互動(dòng)、JESD204B如何讓他們的設(shè)計(jì)更容易執(zhí)
    發(fā)表于 11-18 02:57 ?1.4w次閱讀

    如何構(gòu)建您的JESD204B 鏈路

    如何構(gòu)建您的JESD204B 鏈路
    發(fā)表于 11-04 09:52 ?3次下載
    如何構(gòu)建您的<b class='flag-5'>JESD204B</b> 鏈路

    理解JESD204B協(xié)議

    理解JESD204B協(xié)議
    發(fā)表于 11-04 09:52 ?4次下載
    理解<b class='flag-5'>JESD204B</b>協(xié)議

    JESD204B:適合您嗎?

    JESD204B:適合您嗎?
    發(fā)表于 11-07 08:07 ?0次下載
    <b class='flag-5'>JESD204B</b>:適合您嗎?

    JESD204B使用說(shuō)明

    JESD204B IP核作為接收端時(shí),單獨(dú)使用,作為發(fā)送端時(shí),可以單獨(dú)使用,也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA使用,替代LVDS,提供更高的通訊速率,抗干擾
    的頭像 發(fā)表于 12-18 11:31 ?885次閱讀
    <b class='flag-5'>JESD204B</b>使用說(shuō)明