0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence Allegro單個(gè)元器件的PCB封裝更新操作

凡億PCB ? 來源:未知 ? 2022-12-22 07:40 ? 次閱讀

Cadence Allegro單個(gè)元器件PCB封裝更新操作

PCB設(shè)計(jì)中如何對同一種類型的元器件進(jìn)行封裝的更新,有時(shí)候會出現(xiàn)這樣的情況,出現(xiàn)錯(cuò)誤的操作,誤刪除的其中一個(gè)器件的絲印或者是什么的,能否只更新這一個(gè)器件呢,其它的不進(jìn)行更新,當(dāng)然是可以的,具體的操作步驟如下所示:

如圖1所示,將該元器件的絲印線誤刪除了一截,需要單獨(dú)更新這個(gè)器件的封裝,其它同類型的不動。


圖1 單個(gè)元器件屬性示意圖


第一步,執(zhí)行菜單命令,選擇PCB的設(shè)計(jì)模式,點(diǎn)擊Setup-Application Mode,在下拉菜單中選擇Placement Edit,布局模式,如圖2所示;


圖2布局模式的選取示意圖


第二步,在Find面板中,選擇Symbols,然后將鼠標(biāo)移動到需要更新封裝的元器件上,這時(shí)候元器件會被臨時(shí)選中,選中后點(diǎn)擊鼠標(biāo)右鍵,執(zhí)行菜單命令Refresh symbols instance,進(jìn)行單個(gè)器件的封裝更新,如圖3所示;


圖3 更新單個(gè)元器件封裝示意圖


第三步,執(zhí)行上述命令之后,如圖4所示,該器件被刪除的絲印線就已經(jīng)更新回來了,而相同類型的元器件并不會發(fā)生變化。


圖4更新單個(gè)元器件封裝完成示意圖

聲明:

本文凡億教育原創(chuàng)文章,轉(zhuǎn)載請注明來源!
投稿/招聘/廣告/課程合作/資源置換請加微信:13237418207
往期文章 精彩回顧

Mentor PADS如何保存元件類型到庫中

Altium Designer走差分線出現(xiàn)網(wǎng)格是什么原因?

Altium Designer 軟件的自定義快捷鍵

Altium Designer創(chuàng)建異形銅皮

AD設(shè)置絲印到阻焊的間距,并分析絲印重疊對阻焊的影響

點(diǎn)擊“閱讀原文”查看更多干貨文章


原文標(biāo)題:Cadence Allegro單個(gè)元器件的PCB封裝更新操作

文章出處:【微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4319

    文章

    23099

    瀏覽量

    397889

原文標(biāo)題:Cadence Allegro單個(gè)元器件的PCB封裝更新操作

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    華秋商城器件做EDA封裝

    供應(yīng)商。 1:建議器件做EDA封裝(AD/ Cadence/PADS任一格式的器件原理圖和PCB封裝
    發(fā)表于 10-26 09:59

    Cadence Allegro 17.4PCB阻抗分析功能操作

    Cadence Allegro 17.4布線阻抗分析可以讓工程師能直觀的分析出阻抗的具體情況,能夠評估每根走線上的阻抗變化情況,對工程師衡量信號的質(zhì)量起著關(guān)鍵性的作用。
    發(fā)表于 09-23 17:11 ?4次下載

    pcb怎么改變焊盤大小

    Cadence Allegro和Protel99se等具體軟件的操作步驟: 通用流程 打開PCB設(shè)計(jì)文件 :首先,使用PCB設(shè)計(jì)軟件打開需要
    的頭像 發(fā)表于 09-02 15:01 ?1421次閱讀

    直接下載了OPA659的PCB封裝,用ultra librarian導(dǎo)入到cadence allegro 16.6里面,為什么會報(bào)錯(cuò)?

    直接下載了OPA659的PCB封裝,用ultra librarian 導(dǎo)入到cadence allegro 16.6里面了,但是想要放置到板子上的時(shí)候會報(bào)錯(cuò): E- (SPMHGE-
    發(fā)表于 08-27 08:29

    Cadence快板PCB培訓(xùn)

    Allegro環(huán)境介紹Allegro環(huán)境設(shè)定 焊盤制作 元件封裝制作 電路板創(chuàng)建PCB疊層設(shè)置和網(wǎng)表導(dǎo)入 約束規(guī)則管理布局 布線 覆銅PCB
    發(fā)表于 07-02 17:22 ?0次下載

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定
    的頭像 發(fā)表于 06-29 08:12 ?839次閱讀
    <b class='flag-5'>Allegro</b> X 23.11 版本<b class='flag-5'>更新</b> I <b class='flag-5'>PCB</b> 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    電子元器件封裝形式有哪幾種?

    電子元器件封裝形式有多種,常見的包括: DIP封裝(Dual Inline Package)。這是一種較早的芯片封裝類型,主要用于排列直插式的引腳,有直插式和表面貼裝式兩種形式。 S
    發(fā)表于 05-07 17:55

    Cadence Allegro16.5教程

    電子發(fā)燒友網(wǎng)站提供《Cadence Allegro16.5教程.pdf》資料免費(fèi)下載
    發(fā)表于 04-17 09:22 ?5次下載

    請問Altium Designer如何對PCB元器件進(jìn)行打散操作呢?

    有時(shí)需要將某個(gè)元器件中的元素全部進(jìn)行分離,也就將元器件中包含的元素不設(shè)置為一個(gè)整體即就是元器件進(jìn)行打散的意思。如何實(shí)現(xiàn)此操作可以按照如下的步驟進(jìn)行。
    的頭像 發(fā)表于 03-14 09:35 ?1333次閱讀
    請問Altium Designer如何對<b class='flag-5'>PCB</b><b class='flag-5'>元器件</b>進(jìn)行打散<b class='flag-5'>操作</b>呢?

    pcb板加工過程中元器件脫落

    pcb板加工過程中元器件脫落
    的頭像 發(fā)表于 03-05 10:25 ?1392次閱讀

    電子元器件如何進(jìn)行封裝測試?

    1.檢查電子元器件外觀。通過對元器件外觀的檢查,可以確保元器件沒有明顯的損壞或缺陷,例如裂紋、氧化等。外觀檢查還能夠幫助確定元器件的型號和封裝
    的頭像 發(fā)表于 02-26 14:50 ?734次閱讀

    電子元器件進(jìn)行封裝測試的步驟有哪些?

    電子元器件封裝測試是確保元器件在正常工作條件下能夠穩(wěn)定運(yùn)行的重要環(huán)節(jié)。
    的頭像 發(fā)表于 02-23 18:17 ?1647次閱讀

    常見的電子元器件封裝有哪些?

    電子元器件封裝是指將電子元器件(如集成電路、二極管、晶體管等)封裝在外殼中,以保護(hù)元器件免受機(jī)械損傷和環(huán)境影響。
    的頭像 發(fā)表于 01-24 18:13 ?2667次閱讀

    pcb打板需要什么

    PCB(Printed Circuit Board)打板是電子產(chǎn)品制造中的重要環(huán)節(jié),它是電子元器件的支持體和互連電路的載體。下面將詳細(xì)介紹PCB打板所需要的內(nèi)容。要點(diǎn)如下: 設(shè)計(jì)原理:PCB
    的頭像 發(fā)表于 01-11 09:28 ?1596次閱讀

    PCB設(shè)計(jì)布線Cadence 20問

    Cadence Allegro現(xiàn)在幾乎成為高速板設(shè)計(jì)中實(shí)際上的工業(yè)標(biāo)準(zhǔn),版本是2011年5月發(fā)布的Allegro 16.5。和它前端產(chǎn)品 Capture 的結(jié)合,可完成高速、高密度、多層的復(fù)雜
    發(fā)表于 01-05 15:34 ?582次閱讀