設(shè)計(jì)具有復(fù)雜功能的ATE測(cè)試儀解決方案

本應(yīng)用筆記通過(guò)描述引腳電子（PE）器件的主要模塊和不同的測(cè)試器架構(gòu)，為理解和設(shè)計(jì)具有復(fù)雜功能的ATE測(cè)試儀提供了解決方案。

介紹

自動(dòng)測(cè)試設(shè)備 （ATE） 是一種測(cè)試設(shè)備，旨在一次在一個(gè)或多個(gè)設(shè)備上執(zhí)行單個(gè)測(cè)試或一系列測(cè)試。不同類(lèi)型的ATE測(cè)試儀包括電子、硬件和半導(dǎo)體器件的測(cè)試，這些測(cè)試由Maxim的ATE高度集成引腳電子（PE）器件產(chǎn)品組合提供支持。這些 PE 器件能夠以精確的電壓和電流提供信號(hào)和電源。它還可以測(cè)量被測(cè)器件 （DUT） 的電氣特性。本應(yīng)用筆記描述了復(fù)雜PE器件的主要模塊，并描述了不同的測(cè)試器架構(gòu)，從而簡(jiǎn)化了ATE測(cè)試儀的設(shè)計(jì)。

PE 器件的主要模塊包括驅(qū)動(dòng)器、比較器、負(fù)載、參數(shù)測(cè)量單元 （PMU） 和器件電源 （DPS）。定時(shí)器件、數(shù)模轉(zhuǎn)換器（DAC）、模數(shù)轉(zhuǎn)換器（ADC）、多路復(fù)用器、繼電器和開(kāi)關(guān)是測(cè)試儀中上述主要模塊的支持模塊。Maxim廣泛的產(chǎn)品組合支持主要的PE模塊和支撐模塊。以下部分詳細(xì)介紹了 PE 設(shè)備的主要模塊。

驅(qū)動(dòng)器 + 比較器 + 負(fù)載 （DCL）

DCL驅(qū)動(dòng)的信號(hào)通過(guò)結(jié)合可配置的負(fù)載條件，在各種電壓電平和頻率上檢查DUT功能。傳統(tǒng)上，設(shè)備的交流特性是用測(cè)試儀的DCL模塊測(cè)試的。

圖1.使用 DCL 的測(cè)試儀框圖。

測(cè)試儀速度和功耗是ATE產(chǎn)品的關(guān)鍵參數(shù)。Maxim的PE驅(qū)動(dòng)器可以在不影響信號(hào)保真度的情況下高速工作，即使在較高頻率下也能提供低功耗。這是通過(guò)在先進(jìn)的BiCMOS半導(dǎo)體制造工藝中實(shí)現(xiàn)PE設(shè)計(jì)來(lái)實(shí)現(xiàn)的。例如，MAX9979具有高速驅(qū)動(dòng)器，支持1V時(shí)1.1Gbps的數(shù)據(jù)速率P-P具有1.2W/通道的低功耗。

司機(jī)

驅(qū)動(dòng)器負(fù)責(zé)在不同電壓電平下切換設(shè)備。任何器件中的電壓電平都可以編程或通過(guò)模擬輸入進(jìn)行設(shè)置。具有集成電平設(shè)置DAC的PE IC支持通過(guò)串行接口對(duì)不同的電壓電平進(jìn)行編程。不帶集成DAC的PE IC通過(guò)模擬輸入設(shè)置電壓電平。除驅(qū)動(dòng)器模塊外，還使用外部DAC、FPGA和電源來(lái)配置和提供模擬輸入。峰峰值輸出電壓決定了PE驅(qū)動(dòng)器工作的最大數(shù)據(jù)速率。該器件的最大數(shù)據(jù)速率由特定輸出電壓擺幅下的上升/下降時(shí)間計(jì)算得出。

三電平和四電平驅(qū)動(dòng)器在當(dāng)今的PE市場(chǎng)中占主導(dǎo)地位。四電平驅(qū)動(dòng)器可以驅(qū)動(dòng)非常高的電壓（通常為 V呵呵~13V）以及三電平驅(qū)動(dòng)器支持的電壓電平。三電平驅(qū)動(dòng)器可以在驅(qū)動(dòng)高壓（V衛(wèi)生署）、驅(qū)動(dòng)低電壓 （V目錄）和終止電壓 （VDT），分別是模擬輸入或內(nèi)部 DHV、DLV 和 DTV 電平設(shè)置 DAC 的電壓電平。所有內(nèi)部DAC均可通過(guò)SPI接口進(jìn)行配置。

驅(qū)動(dòng)器的作用類(lèi)似于三個(gè)或四個(gè)不同電壓電平之間的多路復(fù)用器開(kāi)關(guān)。多路復(fù)用器開(kāi)關(guān)由高速差分輸入 DATA/NDATA 和 RCV/NRCV、單端輸入 ENVHHP 以及模式控制位 TMSEL 和 ENVHHS 控制。有關(guān)控制字位和數(shù)字輸入，請(qǐng)參閱數(shù)據(jù)手冊(cè)，以接通驅(qū)動(dòng)器，然后在電壓電平（DHV、DLV、DTV 和 V呵呵—詳見(jiàn)表 1。

如圖2所示，驅(qū)動(dòng)器的其他特性包括電纜下垂補(bǔ)償、壓擺率控制、驅(qū)動(dòng)器電壓鉗位和可調(diào)輸出阻抗。通常，驅(qū)動(dòng)器的輸出阻抗為50°C，但Maxim的ATE產(chǎn)品組合中的某些器件支持可調(diào)驅(qū)動(dòng)器輸出阻抗。在具有可調(diào)阻抗功能的驅(qū)動(dòng)器中，驅(qū)動(dòng)器的固定阻抗為48？和 ±2.5 的可編程阻抗？（分辨率為360m？），可通過(guò)串行接口位進(jìn)行調(diào)整。這有助于克服從測(cè)試儀到DUT使用的同軸電纜的公差。壓擺率電路用于調(diào)節(jié)驅(qū)動(dòng)器輸出電壓的上升和下降時(shí)間。驅(qū)動(dòng)器緩沖壓擺率可通過(guò)串行接口進(jìn)行控制。

圖2.顯示驅(qū)動(dòng)程序附加功能的驅(qū)動(dòng)程序框圖。

驅(qū)動(dòng)器電纜壓降補(bǔ)償

使用有損互連器件工作會(huì)降低 DUT 的輸出波形，因?yàn)閭鬏斁€路中的頻率相關(guān)壓降，從而導(dǎo)致信號(hào)高度降級(jí)或無(wú)法使用。電壓下降可以通過(guò)電纜下降補(bǔ)償電路進(jìn)行補(bǔ)償。Maxim的PE驅(qū)動(dòng)器補(bǔ)償電路通過(guò)在標(biāo)稱輸出波形中增加雙時(shí)間常數(shù)衰減波形來(lái)抵消這種衰減。圖3顯示了典型驅(qū)動(dòng)器與電纜下垂補(bǔ)償驅(qū)動(dòng)器之間的比較。要了解有關(guān)電纜性能問(wèn)題的更多信息，請(qǐng)參考Maxim的應(yīng)用筆記4338：電纜損耗解決方案。

圖3.典型驅(qū)動(dòng)器中的電纜下垂補(bǔ)償與Maxim ATE驅(qū)動(dòng)器的比較。

驅(qū)動(dòng)器電壓鉗

當(dāng)通道配置為高阻抗接收器時(shí)，高壓和低壓箝位限制DUT_電壓并抑制反射。箝位電壓可以使用模擬輸入/電平設(shè)置DAC（CPHV_和CPLV_）進(jìn)行設(shè)置。僅當(dāng)驅(qū)動(dòng)器處于高阻抗模式時(shí)，才會(huì)使能箝位。對(duì)于瞬態(tài)抑制，將箝位電壓設(shè)置為超出最小和最大預(yù)期 DUT 輸出電壓范圍的大約 0.7V。然后，過(guò)壓保護(hù)保持活動(dòng)狀態(tài)，無(wú)需負(fù)載DUT_。驅(qū)動(dòng)器箝位始終且僅在驅(qū)動(dòng)器高阻抗模式下啟用。

比較儀

高速比較器的一個(gè)輸入在內(nèi)部連接到DUT_節(jié)點(diǎn)，另一個(gè)輸入連接到CHV或CLV（內(nèi)部DAC或外部模擬輸入）。比較器的輸出是輸入條件的邏輯結(jié)果。高速比較器可以有兩種類(lèi)型——窗口比較器和差分比較器。

窗口比較器

兩個(gè)獨(dú)立的比較器構(gòu)成一個(gè)窗口比較器。窗口比較器輸出CH和CL由DAC電壓CHV和CLV控制，如圖4所示。表2顯示了窗口比較器的真值表。從真值表中，一個(gè)示例條件是當(dāng) DUT 電壓在 CLV 和 CHV 電壓之間的窗口內(nèi)時(shí) （V中新社< V被測(cè)器< VCHV），則CL比較器輸出為高電平，CH輸出為低電平。

圖4.窗口比較器顯示輸出 CH 和 CL。

差分比較器

差分比較器比較兩個(gè)DUT之間的電壓電平以及DAC電壓（CHV、CLV），并產(chǎn)生輸出CH和CL。 假設(shè)比較器比較DUT0、DUT1和電平設(shè)定器CHV和CLV之間的電壓電平，則圖5顯示了比較器的工作，其中V總局是 DUT 接地檢測(cè)處的電壓。表3顯示了差分比較器的真值表。

圖5.差分比較器。

負(fù)載塊

在測(cè)試過(guò)程中，設(shè)備必須在加載或卸載條件下進(jìn)行測(cè)試。負(fù)載模塊有助于功能測(cè)試，以及驗(yàn)證不同負(fù)載條件下的電壓和電流水平?？梢钥刂拼薪涌谖灰詥⒂煤徒肞E IC中的負(fù)載。PE IC中有兩種不同類(lèi)型的負(fù)載，一種是無(wú)源負(fù)載，另一種是有源負(fù)載。

被動(dòng)負(fù)載

具有無(wú)源負(fù)載的PEC具有兩個(gè)或多個(gè)阻性負(fù)載選項(xiàng)，可通過(guò)選擇開(kāi)關(guān)將“換向”電壓（VCOM）或在本例中為端接電平連接到DUT，如圖5所示。每條路徑通過(guò)通過(guò)串行接口控制的開(kāi)關(guān)單獨(dú)連接到 DUT。負(fù)載有助于與開(kāi)漏 DUT 輸出的比較器和上拉進(jìn)行快速開(kāi)路/短路測(cè)試。

當(dāng)開(kāi)關(guān)一 （S1） 啟用時(shí)，負(fù)載一 （L1） 連接到 DUT。使能開(kāi)關(guān)二 （S2） 時(shí)，負(fù)載二 （L2） 連接到 DUT。當(dāng) S1 和 S2 都啟用時(shí)，連接到 DUT 的負(fù)載將是 L1 和 L2 并聯(lián)連接。

圖6.顯示負(fù)載選項(xiàng)的被動(dòng)負(fù)載。

有源負(fù)載

有源負(fù)載，也稱為可編程電流負(fù)載，在功能測(cè)試期間充當(dāng) DUT 的負(fù)載。有源負(fù)載是線性可編程電流源和灌電流、換向緩沖器和二極管橋，如圖7所示。模擬控制輸入或電平設(shè)置DAC設(shè)置灌電流/拉電流和換向緩沖器輸出電壓。

源電流和灌電流分別是流出和流入PE的DUT引腳的電流。當(dāng)換向緩沖器輸出電壓電平小于 DUT 電壓時(shí)，電流從 DUT 流向有源負(fù)載可編程灌電流（或 VLDL），導(dǎo)致被測(cè)器件源出電流。當(dāng)換向緩沖器輸出電壓電平大于DUT電壓時(shí)，電流從有源負(fù)載可編程源（或VLDH）流經(jīng)二極管橋流向DUT器件，導(dǎo)致被測(cè)器件吸收電流。VLDH 和 VLDL DAC 電壓分別用于改變?cè)措娏骱凸嚯娏鞯牧俊?/p>

圖7.有源負(fù)載顯示電流源和灌電流、換向緩沖器和二極管橋。

參數(shù)測(cè)量單元 （PMU）

PMU 強(qiáng)制并測(cè)量進(jìn)入 DUT 的電流和電壓。理想情況下，PMU 用于測(cè)試被測(cè)器件的直流特性。測(cè)試 系統(tǒng) 架構(gòu) 由 可 與 一組 PE IC 共享 的 PMU 或 用于 DUT 每 個(gè) 引腳 的 PMU 組成， 稱為 每 引腳 PMU （PPMU）。PPMU 架構(gòu)成倍地縮短了測(cè)試時(shí)間，因?yàn)槊總€(gè) DUT 引腳都可以同時(shí)進(jìn)行測(cè)試。

圖8.使用 PMU 的測(cè)試儀框圖。

PMU 具有不同的工作模式，具體取決于 PMU 輸出引腳是強(qiáng)制電流 （FI） 還是電壓 （FV），PMU 測(cè)量引腳是測(cè)量電壓 （MV） 還是電流 （MI）。每個(gè)PMU都有電壓鉗位，以避免在FI模式下產(chǎn)生任何瞬態(tài)電壓。它還具有電流鉗位，以避免在FV模式下產(chǎn)生任何瞬態(tài)電流。請(qǐng)參考Maxim應(yīng)用筆記4343，了解PMU的力電壓/測(cè)量電壓（FVMV）、力電壓/測(cè)量電流（FVMI）、力電流/測(cè)量電壓（FIMV）和力電流/測(cè)量電流（FIMI）模式。

PMU 交換機(jī)與 PMU

PMU 開(kāi)關(guān)提供內(nèi)部連接到 DUT 節(jié)點(diǎn)的力和檢測(cè)路徑，允許使用另一個(gè)外部 PMU 或直流電源。這些力和檢測(cè)路徑通過(guò)串行接口進(jìn)行控制。力路徑通過(guò)相對(duì)較低的電阻通過(guò)外部 PMU 或直流電源將電流/電壓驅(qū)動(dòng)到 DUT。檢測(cè)路徑提供來(lái)自 DUT 節(jié)點(diǎn)的更高電阻（零電流）反饋路徑。

設(shè)備電源 （DPS）

測(cè)試環(huán)境中的DPS提供DUT所需的電源電壓。DPS 可在力電壓 （FV） 和力電流 （FI） 模式下運(yùn)行。當(dāng)DPS在FI模式下工作時(shí)，可編程電壓鉗位確保電壓在DUT的范圍內(nèi)。當(dāng)負(fù)載電流在可編程電流限值內(nèi)時(shí)，工作在 FV 模式下的 DPS 充當(dāng)電壓源。如果達(dá)到電流限值，則DPS電壓源轉(zhuǎn)換為電流源/吸收。

DPS具有類(lèi)似于典型電源的力和檢測(cè)線，以及回讀和測(cè)量電壓和電流的能力。考慮一個(gè)測(cè)量電源電流（I抄送） 通過(guò)改變電源電壓 （V抄送).DPS（在FV模式下工作）的力和檢測(cè)線連接到器件電源引腳。力線在輸出端提供所需的電壓電平，檢測(cè)線監(jiān)視施加的電壓電平。DPS 內(nèi)部的補(bǔ)償電路試圖保持恒定的電源電壓，而不管 DPS 和 DUT 之間的電阻如何。電源電流 （I抄送） 通過(guò)取決于所選電流范圍的檢測(cè)電阻進(jìn)行測(cè)量，從而提供可調(diào)電源電壓 （V抄送).PMU和DPS相似，但DPS具有比PMU更高的電流能力。

鉗位和電流限制

DPS 具有電壓控制輸入，允許獨(dú)立設(shè)置輸出電壓。DPS 輸出具有可調(diào)節(jié)的箝位，可限制負(fù)輸出電壓和正輸出電壓和電流。DPS 的操作模式類(lèi)似于 PMU 的模式。在FV模式下，輸出電壓與輸入電壓成正比，輸入電壓由內(nèi)部寄存器設(shè)置決定。在FI模式下，輸出電流與輸入電壓成正比，比例常數(shù)取決于DPS內(nèi)部的檢測(cè)電阻。

可編程電壓箝位可用于限制FI模式下的輸出電壓。輸出端的 FV 和 FI 模式下提供可編程電流限制。使能、禁用和設(shè)置電壓鉗位和電流限值由內(nèi)部寄存器設(shè)置控制。

測(cè)試儀架構(gòu)

測(cè)試儀可廣泛分為片上系統(tǒng) （SoC） 測(cè)試儀或內(nèi)存測(cè)試儀。在 SoC 測(cè)試儀中，每個(gè)引腳都可以在不同的電壓/電流水平下進(jìn)行測(cè)試。在存儲(chǔ)器測(cè)試儀中，幾個(gè)驅(qū)動(dòng)器用于將數(shù)據(jù)發(fā)送到DUT的存儲(chǔ)器地址，這些地址通常是僅輸入引腳;通常不需要在這些引腳上測(cè)試回讀。由于這種單向通信，比較器模塊更常用于SOC測(cè)試儀，而不是存儲(chǔ)器測(cè)試儀。測(cè)試 時(shí)間 和 測(cè)試 系統(tǒng) 成本 是 設(shè)計(jì) 測(cè)試 系統(tǒng) 架構(gòu) 時(shí) 的 兩個(gè) 重要 考慮因素。圖 9、10 和 11 描述了測(cè)試儀架構(gòu)的一些示例。

圖9.帶有驅(qū)動(dòng)器和比較器的測(cè)試儀架構(gòu)。

圖 10.采用 DCL 和 PPMU 的測(cè)試儀架構(gòu)。

圖 11.具有 DCL 和共享 PMU 的測(cè)試儀架構(gòu)。

審核編輯：郭婷