輕松實(shí)現(xiàn)交流和直流數(shù)據(jù)采集信號(hào)鏈

作者：Wasim Shaikh and Srikanth Nittala

模數(shù)轉(zhuǎn)換器（ADC）中的采樣現(xiàn)象會(huì)引起混疊和容性反沖問題，為了解決這些問題，設(shè)計(jì)人員使用濾波器和驅(qū)動(dòng)放大器帶來了自己的一系列挑戰(zhàn)。這使得在中等帶寬應(yīng)用領(lǐng)域?qū)崿F(xiàn)精密直流和交流性能成為一項(xiàng)挑戰(zhàn)，設(shè)計(jì)人員最終需要權(quán)衡系統(tǒng)目標(biāo)。

本文介紹連續(xù)時(shí)間Σ-Δ型ADC，該ADC通過簡化信號(hào)鏈，從本質(zhì)上顯著解決采樣問題。它們消除了對(duì)抗混疊濾波器和緩沖器的需求，并解決了與附加組件相關(guān)的信號(hào)鏈?zhǔn)д{(diào)誤差和漂移問題。這些優(yōu)勢(shì)縮小了解決方案的尺寸，簡化了解決方案設(shè)計(jì)，并改善了系統(tǒng)的相位匹配和總體延遲。

本文還比較了分立時(shí)間轉(zhuǎn)換器，重點(diǎn)介紹了系統(tǒng)優(yōu)勢(shì)，以及使用連續(xù)時(shí)間Σ-Δ型ADC的限制。

采樣基礎(chǔ)知識(shí)

數(shù)據(jù)數(shù)字化涉及采樣和量化兩個(gè)基本過程，如圖 1 所示。采樣是第一步，其中連續(xù)時(shí)間變化的模擬信號(hào)x（t）使用采樣頻率f轉(zhuǎn)換為離散時(shí)間信號(hào)x（n）S.結(jié)果均勻相隔 1/T 的周期S（fS= 1/TS).

圖1.數(shù)據(jù)采樣。

第二步是量化，它將這些離散時(shí)間樣本的值近似為有限可能值之一，并以數(shù)字代碼表示，如圖1所示。這種對(duì)有限值集的量化會(huì)導(dǎo)致數(shù)字化誤差，稱為量化噪聲。

采樣過程還會(huì)導(dǎo)致混疊，其中我們看到輸入信號(hào)的折返及其在采樣和保持時(shí)鐘頻率周圍的諧波。奈奎斯特準(zhǔn)則要求采樣頻率至少是信號(hào)中包含的最高頻率的兩倍。如果采樣頻率小于最大模擬信號(hào)頻率的兩倍，則會(huì)發(fā)生稱為混疊的現(xiàn)象。

為了理解混疊在時(shí)域和頻域中的含義，首先考慮采樣的單音正弦波的時(shí)域表示情況，如圖2所示。在本例中，采樣頻率 fS，至少不是 2f一個(gè)，但僅略高于模擬輸入頻率f一個(gè)，因此不符合奈奎斯特準(zhǔn)則。請(qǐng)注意，實(shí)際樣本的模式會(huì)產(chǎn)生頻率較低的混疊正弦波，等于fS– f一個(gè).

圖2.混疊：時(shí)域中的表示。

圖3.混疊：頻域中的表示。

該場景的相應(yīng)頻域表示如圖3所示。

奈奎斯特帶寬定義為從直流到f的頻譜S/2.頻譜分為無限多個(gè)奈奎斯特區(qū)，每個(gè)區(qū)的寬度等于0.5fS.實(shí)際上，理想的采樣器被ADC取代，然后是FFT處理器。FFT 處理器僅提供從直流到電源的輸出S/2;即出現(xiàn)在第一個(gè)奈奎斯特區(qū)的信號(hào)或別名。

考慮頻率為f的單頻正弦波的情況一個(gè)以頻率 f 采樣S通過理想的脈沖采樣器（見圖1）。還假設(shè) fS> 2F一個(gè).采樣器的頻域輸出顯示原始信號(hào)的混疊或圖像，圍繞f的每個(gè)倍數(shù)S;也就是說，在等于 |± Kf 的頻率下S± f一個(gè)|，K = 1、2、3、4，依此類推。

現(xiàn)在考慮圖3中第一個(gè)奈奎斯特區(qū)之外的信號(hào)的情況。信號(hào)頻率僅略低于采樣頻率，對(duì)應(yīng)于圖2中時(shí)域表示所示的條件。請(qǐng)注意，即使信號(hào)在第一奈奎斯特區(qū)之外，其圖像（或別名）fS– f一個(gè)，落在里面?；氐綀D3，很明顯，如果以f的任何圖像頻率出現(xiàn)不需要的信號(hào)一個(gè)，它也會(huì)發(fā)生在 f一個(gè)，從而在第一奈奎斯特區(qū)產(chǎn)生雜散頻率分量。

應(yīng)對(duì)精密性能挑戰(zhàn)

對(duì)于高性能應(yīng)用，系統(tǒng)設(shè)計(jì)人員需要解決采樣過程引起的量化噪聲、混疊和開關(guān)電容輸入采樣問題。業(yè)界提供的兩種類型的精密ADC（即逐次逼近寄存器（SAR）和Σ-Δ型ADC）均采用基于開關(guān)電容的采樣技術(shù)進(jìn)行設(shè)計(jì)。

量化噪聲

在理想的奈奎斯特ADC中，ADC的LSB大小將決定在進(jìn)行模數(shù)轉(zhuǎn)換時(shí)添加到輸入端的量化噪聲。該量化噪聲分布在f的帶寬上S/2.為了對(duì)抗量化噪聲，第一種技術(shù)是過采樣，即以遠(yuǎn)高于奈奎斯特頻率的速率對(duì)輸入信號(hào)進(jìn)行采樣，以提高信噪比（SNR）和分辨率（ENOB）。在過采樣中，采樣頻率選擇為奈奎斯特頻率（2 × f）的N倍在），因此，相同的量化噪聲現(xiàn)在必須擴(kuò)散到奈奎斯特頻率的N倍。這也放寬了對(duì)抗混疊濾波器的要求。過采樣率 （OSR） 定義為 fS/2樓在，其中 f在是感興趣的信號(hào)帶寬。作為一般準(zhǔn)則，對(duì)ADC進(jìn)行四倍過采樣可提供額外的一位分辨率，或動(dòng)態(tài)范圍增加6 dB。提高過采樣率可降低整體噪聲，并且由于過采樣而導(dǎo)致的動(dòng)態(tài)范圍（DR）改善為ΔDR = 10log10 OSR（以dB為單位）。

過采樣本質(zhì)上是與集成的數(shù)字濾波器和抽取功能一起使用和實(shí)現(xiàn)的。Σ-Δ型ADC中的基本過采樣調(diào)制器對(duì)量化噪聲進(jìn)行整形，使得大部分噪聲發(fā)生在目標(biāo)帶寬之外，從而在低頻下增加整體動(dòng)態(tài)范圍，如圖4所示。然后，數(shù)字低通濾波器（LPF）消除目標(biāo)帶寬之外的量化噪聲，抽取器將輸出數(shù)據(jù)速率降低回奈奎斯特速率。

圖4.過采樣的示例。

噪聲整形是降低量化噪聲的另一種技術(shù)。在Σ-Δ型ADC中，在環(huán)路濾波器之后的環(huán)路內(nèi)使用低分辨率量化器（1位至5位）。DAC用作反饋，從輸入中減去量化信號(hào)，如圖5所示。

圖5.噪聲整形。

積分器將不斷匯總量化誤差，從而將量化噪聲整形為更高的頻率，然后可以使用數(shù)字濾波器對(duì)其進(jìn)行濾波。圖6顯示了典型Σ-Δ型ADC輸出x[n]的功率譜密度（PSD）。噪聲整形斜率取決于環(huán)路濾波器H（z）（見圖11）的階數(shù)，為（20 × n）dB/十倍頻程，其中n是環(huán)路濾波器的階數(shù)。Σ-Δ ADC通過噪聲整形和過采樣的組合實(shí)現(xiàn)高分辨率帶內(nèi)。帶內(nèi)帶寬等于f網(wǎng)上解決/2（ODR 代表輸出數(shù)據(jù)速率）。通過增加環(huán)路濾波器的階數(shù)或增加過采樣率，可以獲得更高的分辨率。

圖6.過采樣和噪聲整形圖。

混 疊

為了對(duì)抗高性能應(yīng)用中的混疊，使用高階抗混疊濾波器來避免任何數(shù)量的折返?？够殳B濾波器是一種低通濾波器，它對(duì)輸入信號(hào)進(jìn)行帶控限制，并確保信號(hào)中沒有超出目標(biāo)帶寬的頻率分量可以折返。濾波器性能將取決于帶外信號(hào)與f的接近程度S/2，以及所需的衰減量。

對(duì)于SAR ADC，輸入信號(hào)帶寬和采樣頻率之間的差距并不大，因此我們需要一個(gè)高階濾波器，需要具有更大功率和更大失真的復(fù)雜、高階濾波器設(shè)計(jì)。例如，如果200 kSPS采樣速度SAR的輸入帶寬為100 kHz，則抗混疊濾波器需要抑制>100 kHz的輸入信號(hào)，以確保沒有混疊。這需要一個(gè)非常高階的濾波器。圖 7 顯示了陡峭的曲線需求。

圖7.別名要求。

如果選擇400 kSPS的采樣速度以放寬濾波器的階數(shù)，則需要對(duì)>300 kHz輸入頻率進(jìn)行抑制。增加采樣速度將增加功率，對(duì)于雙倍速度，功率也將加倍。以功耗為代價(jià)的進(jìn)一步過采樣將進(jìn)一步放寬抗混疊濾波器要求，因?yàn)椴蓸宇l率遠(yuǎn)高于輸入帶寬。

在Σ-Δ型ADC中，輸入在OSR高得多時(shí)進(jìn)行過采樣，因此抗混疊濾波器要求放寬，因?yàn)椴蓸宇l率遠(yuǎn)高于輸入帶寬，如圖8所示。

圖8.Σ-Δ 中的抗混疊濾波器要求。

圖 9 顯示了 SAR 和離散時(shí)間 Σ-Δ （DTSD） 架構(gòu)的 AAF 復(fù)雜性。如果我們采用100 kHz的–3 dB輸入帶寬，在采樣頻率f下實(shí)現(xiàn)102 dB衰減S，DTSD ADC需要一個(gè)二階抗混疊濾波器，同時(shí)在f處獲得相同的衰減S將需要使用 SAR ADC 的五階濾波器。

對(duì)于連續(xù)時(shí)間Σ-Δ（CTSD）ADC，衰減是固有的，因此我們不需要任何抗混疊濾波器。

圖9.各種架構(gòu)的 AA 濾波器要求。

這些濾波器可能是系統(tǒng)設(shè)計(jì)人員的痛點(diǎn)，他們必須針對(duì)它們?cè)谀繕?biāo)頻帶中提供的下降進(jìn)行優(yōu)化，并提供盡可能多的抑制。它們還會(huì)給系統(tǒng)增加許多其他誤差，如失調(diào)、增益、相位誤差和噪聲，從而降低其性能。

此外，高性能ADC本質(zhì)上是差分的，因此我們需要兩倍數(shù)量的無源元件。為了在多通道應(yīng)用中獲得更好的相位匹配，信號(hào)鏈中的所有組件都必須匹配良好。因此，需要具有更嚴(yán)格公差的組件。

開關(guān)電容輸入

開關(guān)電容輸入采樣依賴于采樣輸入到電容上的建立時(shí)間，從而在采樣開關(guān)打開/關(guān)閉時(shí)產(chǎn)生對(duì)瞬態(tài)電流進(jìn)行充電/放電的需求。這稱為輸入反沖，需要能夠支持這些瞬態(tài)電流的輸入驅(qū)動(dòng)放大器。此外，輸入需要在采樣時(shí)間結(jié)束時(shí)建立，采樣輸入的精度決定了ADC的性能，這意味著驅(qū)動(dòng)放大器需要在反沖事件后快速建立。這就需要一種高帶寬驅(qū)動(dòng)器，該驅(qū)動(dòng)器能夠支持快速建立并吸收開關(guān)電容操作的反沖。在開關(guān)電容輸入中，只要采樣導(dǎo)通，驅(qū)動(dòng)器必須立即為保持電容提供電荷。只有當(dāng)驅(qū)動(dòng)器具有足夠的帶寬能力時(shí)，才能及時(shí)提供這種突然的電流浪涌。由于開關(guān)的寄生效應(yīng)，在采樣時(shí)驅(qū)動(dòng)器會(huì)有反沖。如果反沖在下一次采樣之前未穩(wěn)定，則會(huì)導(dǎo)致采樣誤差，從而損壞ADC輸入。

圖 10.采樣回扣。

圖10顯示了DTSD ADC上的反沖。例如，如果采樣頻率為24 MHz，則數(shù)據(jù)信號(hào)需要在41 ns內(nèi)建立。由于基準(zhǔn)電壓源也是開關(guān)電容輸入，因此基準(zhǔn)輸入引腳上也需要一個(gè)高帶寬緩沖器。這些輸入信號(hào)和基準(zhǔn)電壓緩沖器會(huì)增加噪聲，降低信號(hào)鏈的整體性能。此外，來自輸入信號(hào)驅(qū)動(dòng)器的失真分量（S&H頻率附近）進(jìn)一步增加了抗混疊要求。此外，對(duì)于開關(guān)電容輸入，采樣速度的變化將導(dǎo)致輸入電流的變化。這可能導(dǎo)致系統(tǒng)重新整定，以減少驅(qū)動(dòng)ADC時(shí)驅(qū)動(dòng)器或前一級(jí)產(chǎn)生的增益誤差。

連續(xù)時(shí)間Σ-Δ型ADC

CTSD ADC是一種替代的Σ-Δ型ADC架構(gòu)，它利用了過采樣和噪聲整形等原理，但具有實(shí)現(xiàn)采樣操作的替代方法，可提供顯著的系統(tǒng)優(yōu)勢(shì)。

圖 11 顯示了 DTSD 架構(gòu)和 CTSD 架構(gòu)的比較。正如我們?cè)贒TSD架構(gòu)中看到的，輸入在循環(huán)之前被采樣。環(huán)路濾波器H（z）在時(shí)間上是分立的，并使用開關(guān)電容積分器實(shí)現(xiàn)。反饋DAC也基于開關(guān)電容。由于輸入端存在采樣，這將導(dǎo)致f 的混疊問題S，則在對(duì)輸入進(jìn)行采樣之前，需要額外的抗混疊濾波器。

圖 11.離散時(shí)間和連續(xù)時(shí)間模塊化模塊原理圖。

CTSD 在輸入端沒有采樣器。相反，它是在循環(huán)內(nèi)的量化器上采樣的。環(huán)路濾波器現(xiàn)在使用連續(xù)時(shí)間積分器進(jìn)行連續(xù)時(shí)間，反饋DAC也是如此。與整形的量化類似，采樣引起的混疊也會(huì)成形。這導(dǎo)致ADC幾乎無采樣，形成了自己的一類。

CTSD的采樣頻率是固定的，這與DTSD不同，DTSD可以輕松調(diào)整調(diào)制器的采樣頻率。此外，眾所周知，CTSD ADC的抖動(dòng)耐受性低于開關(guān)電容等效產(chǎn)品。現(xiàn)成的晶體或CMOS振蕩器在本地為ADC提供低抖動(dòng)時(shí)鐘，這有助于避免通過隔離傳輸?shù)投秳?dòng)時(shí)鐘并降低EMC。

CTSD的兩個(gè)主要優(yōu)點(diǎn)是固有的混疊抑制以及信號(hào)和基準(zhǔn)電壓源的阻性輸入。

固有抗鋸齒

在循環(huán)內(nèi)移動(dòng)量化器會(huì)導(dǎo)致固有的混疊抑制。如圖12所示，輸入信號(hào)在采樣之前通過環(huán)路濾波器，量化器引入的折返（混疊）誤差也會(huì)出現(xiàn)該濾波器。信號(hào)和混疊誤差將看到與Σ-Δ環(huán)路相同的噪聲傳遞函數(shù)，并且兩者都具有與Σ-Δ架構(gòu)中的量化噪聲相似的噪聲整形。因此，CTSD環(huán)路的頻率響應(yīng)自然抑制采樣頻率整數(shù)倍附近的輸入信號(hào)，充當(dāng)抗混疊濾波器。

圖 12.CTSD調(diào)制器的頻率響應(yīng)。

阻性輸入

信號(hào)和基準(zhǔn)輸入端具有阻性輸入，因此比采樣保持配置更易于驅(qū)動(dòng)。通過恒定的阻性輸入，沒有反沖，驅(qū)動(dòng)器可以完全移除。輸入無失真，如圖13所示。由于輸入電阻是恒定的，因此也消除了系統(tǒng)增益誤差的重新調(diào)諧。

圖 13.CTSD 的輸入建立。

即使ADC采用單極性電源，模擬輸入也可以是雙極性的。這樣就無需從雙極性前端到ADC進(jìn)行電平轉(zhuǎn)換。ADC的直流性能可能與輸入電阻現(xiàn)在具有輸入共模相關(guān)電流和輸入電流不同。

基準(zhǔn)負(fù)載也是阻性的，這減少了開關(guān)反沖，因此不需要單獨(dú)的基準(zhǔn)緩沖器。低通濾波器的電阻可以片內(nèi)制造，以便它可以與片內(nèi)電阻負(fù)載（因?yàn)樗鼈兛赡懿捎孟嗤牧希┮黄鸶?，從而降低增益誤差溫度漂移。

CTSD架構(gòu)并不新鮮，但工業(yè)和儀器儀表市場的大趨勢(shì)要求在更高帶寬下實(shí)現(xiàn)直流和交流精度性能。此外，客戶更喜歡單一平臺(tái)設(shè)計(jì)，以滿足他們的大多數(shù)解決方案，以縮短上市時(shí)間。

CTSD架構(gòu)與其他類型的ADC相比具有許多優(yōu)勢(shì)，因此一直是從高性能音頻到蜂窩手機(jī)RF前端的廣泛應(yīng)用的選擇。好處包括更高的集成便利性和低功耗，而且可能更重要的是，因?yàn)槭褂肅TSD可以解決許多重要的系統(tǒng)級(jí)問題。由于許多技術(shù)缺陷，CTSD的使用以前僅限于相對(duì)音頻/帶寬和較低的動(dòng)態(tài)范圍。因此，逐次逼近型ADC和過采樣DTSD轉(zhuǎn)換器等高性能奈奎斯特速率轉(zhuǎn)換器一直是精密、高性能/中等帶寬應(yīng)用的主流解決方案。

然而，ADI公司最近推出的技術(shù)突破克服了許多限制。AD4134是首款基于CTSD的高精度直流至400 kHz帶寬ADC，可實(shí)現(xiàn)更高的性能規(guī)格，同時(shí)提供直流精度，從而為高性能儀器儀表應(yīng)用中的許多重要系統(tǒng)級(jí)問題提供解決方案。AD4134還集成了異步采樣速率轉(zhuǎn)換器（ASRC），以CTSD固定采樣速度得出的可變數(shù)據(jù)速率提供數(shù)據(jù)。輸出數(shù)據(jù)速率可以獨(dú)立于調(diào)制器采樣頻率，并且可以將CTSD ADC成功用于不同的粒度吞吐量。在粒度級(jí)別上更改輸出數(shù)據(jù)速率的靈活性也使用戶能夠使用相干采樣。

AD4134的信號(hào)鏈優(yōu)勢(shì)

別名免費(fèi)

固有混疊抑制消除了對(duì)抗混疊濾波器的需求，從而減少了元件數(shù)量，減小了解決方案尺寸。更重要的是，抗混疊濾波器帶來的所有性能問題（如壓降）、失調(diào)、增益和相位誤差等誤差以及系統(tǒng)中的噪聲都不再存在。

低延遲信號(hào)鏈

抗混疊濾波器顯著增加了信號(hào)鏈中的整體延遲，具體取決于所需的抑制。移除濾波器可完全消除此延遲，并使您能夠在嘈雜的數(shù)字控制環(huán)路應(yīng)用中運(yùn)行精密轉(zhuǎn)換。

出色的相位匹配

由于系統(tǒng)級(jí)沒有抗混疊濾波器，多通道系統(tǒng)中的相位匹配可以得到極大改善。這使其成為需要低通道間失配的應(yīng)用的正確選擇，例如振動(dòng)監(jiān)測、功率測量、數(shù)據(jù)采集模塊和聲納。

抗干擾魯棒性

由于其固有的濾波作用，CTSD ADC在系統(tǒng)級(jí)以及IC內(nèi)部也不受任何類型的干擾。在DTSD ADC和SAR ADC中，必須注意減少ADC采樣時(shí)的干擾。此外，由于固有的濾波作用，電源線不受干擾。

阻性輸入

使用恒定電阻模擬輸入和基準(zhǔn)輸入，可以完全消除驅(qū)動(dòng)器要求。同樣，所有的性能問題（如失調(diào)、增益、相位誤差和系統(tǒng)噪聲等誤差）都不再存在。

易于設(shè)計(jì)

由于設(shè)計(jì)元件的數(shù)量大大減少，實(shí)現(xiàn)精度性能的困難非常小。這樣可以縮短設(shè)計(jì)時(shí)間，縮短客戶上市時(shí)間，簡化 BOM 管理，并提高可靠性。

大小

移除抗混疊濾波器、驅(qū)動(dòng)器和基準(zhǔn)電壓緩沖器將顯著減小系統(tǒng)主板面積。儀表放大器可用于直接驅(qū)動(dòng)ADC。對(duì)于AD74134，由于它是僅差分輸入的ADC，因此可以使用LTC6373等差分儀表放大器作為驅(qū)動(dòng)器。圖14中的比較顯示了基于離散時(shí)間的信號(hào)鏈和基于連續(xù)時(shí)間的信號(hào)鏈的信號(hào)鏈。我們的實(shí)驗(yàn)表明，與等效的基于離散時(shí)間的信號(hào)鏈相比，可節(jié)省70%的面積，使其成為高密度多通道應(yīng)用的絕佳選擇。

圖 14.基于離散時(shí)間（左）和基于連續(xù)時(shí)間（右）的信號(hào)鏈比較。

圖 15.離散時(shí)間和連續(xù)時(shí)間信號(hào)鏈的尺寸比較

總之，AD74134顯著減小了系統(tǒng)尺寸，簡化了信號(hào)鏈設(shè)計(jì)，使系統(tǒng)更加穩(wěn)健，并通過簡單的設(shè)計(jì)導(dǎo)入縮短了總上市時(shí)間，而無需犧牲精密儀器應(yīng)用所需的任何性能參數(shù)。

審核編輯：郭婷