0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence Allegro在PCB中手動(dòng)或者自動(dòng)添加差分對(duì)屬性

凡億PCB ? 來(lái)源:未知 ? 2022-12-16 08:00 ? 次閱讀

Cadence AllegroPCB中手動(dòng)或者自動(dòng)添加差分對(duì)屬性

設(shè)計(jì)PCB過程中,若設(shè)計(jì)中有差分對(duì)信號(hào),則需要將是差分的2個(gè)信號(hào)設(shè)置為差分對(duì),設(shè)置差分對(duì)有2種方式:手動(dòng)添加及自動(dòng)添加

一、手動(dòng)添加差分對(duì):

1、點(diǎn)擊Setup-Constraints-Constraint Manager調(diào)出CM規(guī)則管理器,然后到Physical規(guī)則管理器下點(diǎn)擊Net-All Layers,然后在右側(cè)欄中選中2根需要設(shè)置為差分對(duì)的信號(hào),按Ctrl鍵全選中后右擊,選擇Create-Differential Pair,如圖1所示;

94eebade-7cd1-11ed-8abf-dac502259ad0.png

圖1 創(chuàng)建差分對(duì)圖示

2、在彈出的對(duì)話框中設(shè)置好差分對(duì)的名稱,點(diǎn)擊Create,即可創(chuàng)建差分對(duì)規(guī)則,如圖2所示;

950239f6-7cd1-11ed-8abf-dac502259ad0.png

圖2 Create Differential Pair選項(xiàng)卡

3、創(chuàng)建后即可在此管理器中生成差分對(duì),如圖3所示。

9512a534-7cd1-11ed-8abf-dac502259ad0.png

圖3 手動(dòng)創(chuàng)建的差分對(duì)圖示

二、自動(dòng)生成差分對(duì):

1、可以從上述步驟中的Create Differential Pair選項(xiàng)卡中點(diǎn)擊Auto Setup選項(xiàng),如圖4所示;

95249582-7cd1-11ed-8abf-dac502259ad0.png

圖4Create Differential Pair選項(xiàng)卡

2、在彈出的對(duì)話框中,在Filter的2個(gè)對(duì)話框中輸入差分對(duì)的后綴(一般是“+、-”或者“P、N”),如圖5所示;

953412b4-7cd1-11ed-8abf-dac502259ad0.png

圖5Differential Pair Automatic Setup選項(xiàng)卡

3、輸入后,在Prefix的框中點(diǎn)擊一下,軟件會(huì)自動(dòng)將識(shí)別出來(lái)的差分信號(hào)列在其下的方框內(nèi),如圖6所示;

95475b80-7cd1-11ed-8abf-dac502259ad0.png

圖6Differential Pair Automatic Setup選項(xiàng)卡

4、然后點(diǎn)擊Create,即可自動(dòng)將設(shè)計(jì)中的差分對(duì)自動(dòng)創(chuàng)建好并且會(huì)生成Log結(jié)果列表,如圖7所示。

955ae65a-7cd1-11ed-8abf-dac502259ad0.png

圖7Diff Pairs Automatic Setup Log File圖示

聲明: 本文凡億教育原創(chuàng)文章,轉(zhuǎn)載請(qǐng)注明來(lái)源!投稿/招聘/廣告/課程合作/資源置換請(qǐng)加微信:1323741820795745ed2-7cd1-11ed-8abf-dac502259ad0.png ? ?分享點(diǎn)贊在看“三連”支持! 點(diǎn)擊“閱讀原文”查看更多干貨文章


原文標(biāo)題:Cadence Allegro在PCB中手動(dòng)或者自動(dòng)添加差分對(duì)屬性

文章出處:【微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4324

    文章

    23139

    瀏覽量

    398903

原文標(biāo)題:Cadence Allegro在PCB中手動(dòng)或者自動(dòng)添加差分對(duì)屬性

文章出處:【微信號(hào):FANYPCB,微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    分信號(hào)音頻設(shè)備的實(shí)現(xiàn)

    分信號(hào)的基本原理是利用兩個(gè)導(dǎo)線傳輸信號(hào),這兩個(gè)導(dǎo)線被稱為分對(duì)。信號(hào)在這兩個(gè)導(dǎo)線上以相反的極性傳輸,這樣即使存在外部噪聲,由于它們兩個(gè)導(dǎo)線上的影響是相同的,因此
    的頭像 發(fā)表于 12-26 09:19 ?306次閱讀

    Cadence官方出品CadencePCBViewers

    CadencePCBViewers 24.1為Cadence官方出品,包含PCB Editor Viewer、Capture Viewer、Allegro X APD Viewer 通過百度網(wǎng)盤
    發(fā)表于 11-12 13:11

    cadence allegro orcad各版本軟件下載鏈接分享

    851825 Cadence Allegro and OrCAD 2022 https://pan.quark.cn/s/923a58670d69 cadence 16.6補(bǔ)丁 https
    發(fā)表于 10-18 13:51

    Cadence Allegro 17.4PCB阻抗分析功能操作說(shuō)

    Cadence Allegro 17.4布線阻抗分析可以讓工程師能直觀的分析出阻抗的具體情況,能夠評(píng)估每根走線上的阻抗變化情況,對(duì)工程師衡量信號(hào)的質(zhì)量起著關(guān)鍵性的作用。
    發(fā)表于 09-23 17:11 ?4次下載

    pcb怎么改變焊盤大小

    Cadence Allegro和Protel99se等具體軟件的操作步驟: 通用流程 打開PCB設(shè)計(jì)文件 :首先,使用PCB設(shè)計(jì)軟件打開需要修改的P
    的頭像 發(fā)表于 09-02 15:01 ?1641次閱讀

    信號(hào)完整性與電源完整性-分對(duì)的特性

    電子發(fā)燒友網(wǎng)站提供《信號(hào)完整性與電源完整性-分對(duì)的特性.pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:28 ?1次下載

    Cadence快板PCB培訓(xùn)

    Allegro環(huán)境介紹Allegro環(huán)境設(shè)定 焊盤制作 元件封裝制作 電路板創(chuàng)建PCB疊層設(shè)置和網(wǎng)表導(dǎo)入 約束規(guī)則管理布局 布線 覆銅PCB設(shè)計(jì)后處理
    發(fā)表于 07-02 17:22 ?0次下載

    分對(duì)內(nèi)等長(zhǎng)多串

    分對(duì)內(nèi)等長(zhǎng)會(huì)出現(xiàn)其中一根線多串其他數(shù)據(jù)的情況,都是一樣創(chuàng)建的模型。如何避免這種問題 !
    發(fā)表于 05-13 10:09

    pcb設(shè)計(jì)

    cadence原理圖、Allegro PCB設(shè)計(jì)。Aundefined 1.根據(jù)客戶要求代畫原理圖和PCB。 2.原理圖和PCB的修改。 3
    發(fā)表于 05-09 01:38

    Cadence Allegro16.5教程

    電子發(fā)燒友網(wǎng)站提供《Cadence Allegro16.5教程.pdf》資料免費(fèi)下載
    發(fā)表于 04-17 09:22 ?5次下載

    如何對(duì)PCB進(jìn)行分對(duì)的走線操作呢?

    PCB設(shè)計(jì)分對(duì)的走線操作是一項(xiàng)關(guān)鍵任務(wù),它直接影響到信號(hào)的完整性和電路的性能。分信號(hào)通
    的頭像 發(fā)表于 04-10 16:34 ?2745次閱讀

    Allegro SPB 16.3 版 PCB 畫板速成教材

    電子發(fā)燒友網(wǎng)站提供《Allegro SPB 16.3 版 PCB 畫板速成教材.pdf》資料免費(fèi)下載
    發(fā)表于 02-29 09:30 ?15次下載

    利用Sigrity Aurora進(jìn)行PCB布線后的仿真分析-阻抗及寄生參數(shù)析

    Cadence 17.4后 將ORCAD與ALLEGRO的聯(lián)系更加緊密,同時(shí)PCB仿真功能有明顯的提升,以前PCB的后仿真基本是
    的頭像 發(fā)表于 02-26 09:12 ?4675次閱讀
    利用Sigrity Aurora進(jìn)行<b class='flag-5'>PCB</b>布線后的仿真分析-阻抗及寄生參數(shù)析

    arcgis如何關(guān)聯(lián)兩個(gè)屬性

    ArcGIS,關(guān)聯(lián)兩個(gè)屬性表是一個(gè)重要的操作,可以通過此操作將兩個(gè)表的數(shù)據(jù)關(guān)聯(lián)起來(lái),以便進(jìn)行分析和查詢。下面是詳細(xì)介紹如何在ArcGIS
    的頭像 發(fā)表于 02-25 11:01 ?4365次閱讀

    mapgis如何給區(qū)屬性賦值

    地進(jìn)行數(shù)據(jù)分析和可視化。 MapGIS給區(qū)屬性賦值有多種方法,下面將詳細(xì)介紹其中的幾種常用方法。 1.手動(dòng)賦值 手動(dòng)賦值是最直接和簡(jiǎn)單的
    的頭像 發(fā)表于 02-23 17:49 ?2360次閱讀