關(guān)于Vivado Non-project，我們應(yīng)知道的一些問(wèn)題

Vivado支持Project模式也支持Non-Project模式。兩者既可以支持圖形界面也支持Tcl命令，但用到的Tcl命令是不同的，不能混用。通常，Project模式應(yīng)用更廣，便于初學(xué)者學(xué)習(xí)，同時(shí)也便于工程管理。Non-Project模式編譯時(shí)間會(huì)比Project模式短，因?yàn)樗袛?shù)據(jù)存儲(chǔ)在內(nèi)存，直接內(nèi)存讀取數(shù)據(jù)比硬盤讀取要快一些。這里我們探討一下使用Non-Project模式時(shí)可能碰到的一些問(wèn)題。

如何讀取SystemVerilog文件?

在Non-Project模式下，可以通過(guò)read_*命令將設(shè)計(jì)用到的文件添加到工程中，例如：read_verilog可讀取設(shè)計(jì)所需的Verilog文件(文件后綴為.v或.vh)，當(dāng)為.vh時(shí)，表明該文件為Verilog Header文件，在Non-Project模式下并不需要特別指明。但是如果讀取的是SystemVerilog文件(文件后綴為.sv)或者使用了SystemVerilog語(yǔ)法的Verilog文件時(shí)，就需要在read_verilog命令后添加選項(xiàng)-sv。

如何讀取VHDL-2008文件?

類似地，可以通過(guò)read_vhdl讀取設(shè)計(jì)所需的VHDL文件，文件后綴為.vhd。但如果VHDL文件使用了VHDL-2008語(yǔ)法，在使用該命令時(shí)就要添加選項(xiàng)-vhdl2008。

如何同時(shí)讀取多個(gè)同類型的設(shè)計(jì)源文件?

使用Non-Project模式時(shí)，通常建議將所有的待綜合的HDL文件無(wú)論是Verilog/VHDL/SystemVerilog放在同一個(gè)文件目錄下，例如放置在src/hdl目錄下，這樣可以方便地對(duì)同一類文件進(jìn)行快速讀取。例如，讀取所有的VHDL文件可用如下命令，這里使用了Tcl命令glob，這種情況下該命令可返回所有的VHDL文件。如果要讀取所有的Verilog文件，就用glob ./src/hdl/*.v即可。 read_vhdl [glob ./src/hdl/*.vhd]

如何處理IP?

設(shè)計(jì)中我們不可避免地會(huì)用到IP，無(wú)論是Project模式還是Non-Project模式，都建議創(chuàng)建IP工程，以單獨(dú)管理IP，如下圖所示，這對(duì)于后續(xù)維護(hù)和升級(jí)IP都大有裨益。

IP即可采用全局綜合方式，又可采用OOC綜合方式，這在生成IP輸出文件時(shí)就要確定，也只能在此界面確定而無(wú)法通過(guò)屬性修改，如下圖所示。

可以通過(guò)命令read_ip讀入IP，但該命令只能讀入.xci文件，并不會(huì)讀入預(yù)先生成的dcp文件。如果已在IP工程中完成了對(duì)IP的OOC綜合，那么無(wú)需在Non-Project模式下再次對(duì)IP進(jìn)行綜合。否則，要先對(duì)IP通過(guò)命令synth_ip進(jìn)行OOC綜合，此時(shí)要用到如下兩個(gè)命令。get_ips后也可跟隨具體的IP名稱。執(zhí)行了synth_ip之后才可以對(duì)整個(gè)設(shè)計(jì)執(zhí)行綜合。

generate_target all [get_ips]

synth_ip [get_ips] -force

在Non-Project模式下對(duì)IP通過(guò)synth_ip執(zhí)行OOC綜合時(shí)，要先指定芯片型號(hào)，否則工具會(huì)按默認(rèn)的芯片型號(hào)進(jìn)行綜合。指定芯片型號(hào)要用set_part命令，如下所示：

set_part [get_parts xcku035-fbva900-2-e]

如何處理第三方綜合工具提供的網(wǎng)表文件?

審核編輯：湯梓紅