0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB能不能以銳角走線,怎樣避免拉線時(shí)出現(xiàn)銳角

張飛電子實(shí)戰(zhàn)營 ? 來源:張飛電子實(shí)戰(zhàn)營 ? 作者:張飛電子實(shí)戰(zhàn)營 ? 2022-12-06 11:28 ? 次閱讀

現(xiàn)在但凡打開SoC原廠的PCB Layout Guide,都會(huì)提及到高速信號(hào)的走線的拐角角度問題,都會(huì)說高速信號(hào)不要以直角走線,要以45度角走線,并且會(huì)說走圓弧會(huì)比45度拐角更好。事實(shí)是不是這樣?PCB走線角度該怎樣設(shè)置,是走45度好還是走圓弧好?90度直角走線到底行不行?這是我經(jīng)常看見廣大 PCB Layout 拉線菌熱議的話題

f8689c9e-748c-11ed-8abf-dac502259ad0.jpg

大家開始糾結(jié)于pcb走線的拐角角度,也就是近十幾二十年的事情。上世紀(jì)九十年代初,PC界的霸主Intel主導(dǎo)定制了PCI總線技術(shù),似乎從PCI接口開始,我們開始進(jìn)入了一個(gè)“高速”系統(tǒng)設(shè)計(jì)的時(shí)代,20世紀(jì)90年代以后,正是有了一幫類似老wu這樣的玩家對(duì)3D性能的渴望,使得相應(yīng)的電子設(shè)計(jì)和芯片制造技術(shù)能夠按照摩爾定律往前發(fā)展,由于IC制程的工藝不斷提高,IC的晶體管開關(guān)速度也越來越快,各種總線的時(shí)鐘頻率也越來越快,信號(hào)完整性問題也在不斷的引起大家的研究和重視。比如現(xiàn)在人們對(duì)4K高清家庭影音視頻的需求,HDMI2.0傳輸標(biāo)準(zhǔn)速率已經(jīng)達(dá)到了 18Gbps ?。。?/p>

HP3456A幾乎是故意走的直角(某些地方本來一個(gè)斜角走完,它偏要連續(xù)走幾個(gè)直角),絕大多數(shù)地方?jīng)]有鋪銅。

右上角,拐直角不止,線寬還變小了?

直角、搭橋、鋪銅,模擬就真的不能鋪銅嗎?

直角,45度斜線,任意角度斜線,方焊盤,圓焊盤。

高速信號(hào)線拐一下90°真的不行嗎?這里來跟大家探討一下關(guān)于高頻/高速信號(hào)的走線拐角角度問題。我們從銳角到直角、鈍角、圓弧一直到任意角度走線,看看各種走線拐角角度的優(yōu)缺點(diǎn)。

PCB能不能以銳角走線

PCB能不能以銳角走線,答案是否定的,先不管以銳角走線會(huì)不會(huì)對(duì)高速信號(hào)傳輸線造成負(fù)面影響,單從PCB DFM方面,就應(yīng)該避免出現(xiàn)銳角走線的情形。

因?yàn)樵赑CB導(dǎo)線相交形成銳角處,會(huì)造成一種叫酸角“acid traps”的問題,在pcb制板過程中,在pcb線路蝕刻環(huán)節(jié),在“acid traps”處會(huì)造成pcb線路腐蝕過度,帶來pcb線路虛斷的問題。雖然,我們可以借助CAM 350 進(jìn)行DFF Audit自動(dòng)檢測(cè)出“acid traps”潛在問題,避免在PCB在制造產(chǎn)生時(shí)產(chǎn)生加工瓶頸,如果PCB板廠工藝人員檢測(cè)到有酸角(acid trap)存在,他們將簡(jiǎn)單地貼一塊銅到這個(gè)縫隙中,很多板廠的工程人員他們其實(shí)并不懂layout的,他們只是從PCB工程加工的角度進(jìn)行了修復(fù)酸角(acid trap)的問題,但這種修復(fù)會(huì)不會(huì)帶來進(jìn)一步的信號(hào)完整性問題便不得而知了,所以我們?cè)趌ayout是就應(yīng)該從源頭去盡量避免產(chǎn)生酸角(acid trap)。

怎樣避免拉線時(shí)出現(xiàn)銳角,造成acid trap DFM 問題?現(xiàn)代的EDA設(shè)計(jì)軟件(如Cadence Allegro、Altium Designer等)都帶有了完善的Layout走線選項(xiàng),我們?cè)趌ayout走線是,靈活運(yùn)用這些輔助選項(xiàng),可以極大的避免我們?cè)趌ayout時(shí)產(chǎn)生產(chǎn)生“acid trap”現(xiàn)象。

焊盤的出線角度設(shè)置 避免導(dǎo)線與焊盤形成銳角角度的夾角。

f9217232-748c-11ed-8abf-dac502259ad0.jpg

利用 Cadence Allegro 的 Enhanced Pad Entry 功能能夠讓我們?cè)趌ayout時(shí)盡可能的避免導(dǎo)線與焊盤在出線時(shí)形成夾角,避免造成“acid traps”DFM問題。

f945d05a-748c-11ed-8abf-dac502259ad0.jpg

避免兩條導(dǎo)線交叉形成銳角夾角。

f966d6ba-748c-11ed-8abf-dac502259ad0.jpg

靈活應(yīng)用 Cadence Allegro 布線時(shí)切換 ” toggle “ 選項(xiàng),可以避免導(dǎo)線拉出T型分支時(shí)形成銳角夾角,避免造成“acid traps”DFM問題。

f997d74c-748c-11ed-8abf-dac502259ad0.jpg

pcb layout能不能以90°走線

高頻高速信號(hào)傳輸線應(yīng)避免以90°的拐角走線,是各種PCB Design Guide中極力要求的,因?yàn)楦哳l高速信號(hào)傳輸線需要保持特性阻抗一致,而采用90°拐角走線,在傳輸線拐角處,會(huì)改變線寬,90°拐角處線寬約為正常線寬的 1.414倍,由于線寬改變了,就會(huì)造成信號(hào)的反射,同時(shí),拐角處的額外寄生電容也會(huì)對(duì)信號(hào)的傳輸造成時(shí)延影響。

當(dāng)然,當(dāng)信號(hào)沿著均勻互連線傳播時(shí),不會(huì)產(chǎn)生反射和傳輸信號(hào)的失真,如果均勻互連線上有一個(gè)90°拐角會(huì),則會(huì)在拐角處造成pcb傳輸線寬的變化,根據(jù)相關(guān)電磁理論計(jì)算得出,這肯定會(huì)帶來信號(hào)的反射影響。

理論上是這樣,但理論終究是理論,實(shí)際情況90°拐角對(duì)高速信號(hào)傳輸線造成的影響是否是舉足輕重的呢?

所以,90°拐角對(duì)高速信號(hào)傳輸線會(huì)有負(fù)面影響,理論上是一定的,但是這種影響是不是致命的?90°拐角對(duì)于高速數(shù)字信號(hào)和高頻微波信號(hào)傳輸線的影響是不是一樣的?

根據(jù) 這篇論文《right angle corners on printed circuit board traces,time and frequency domain analysis》和 Howard Johnson 的這篇文章《Who’s Afraid of the Big Bad Bend?》及 Eric Bogatin 的著作 《信號(hào)完整性與電源完整性分析(第二版) 》第八章的內(nèi)容,我們可以得出以下結(jié)論:

對(duì)于高速數(shù)字信號(hào)來說,90°拐角對(duì)高速信號(hào)傳輸線會(huì)造成一定的影響,對(duì)于我們現(xiàn)在高密高速pcb來說,一般走線寬度為4-5mil,一個(gè)90°拐角的電容量大約為10fF,經(jīng)測(cè)算,此電容引起的時(shí)延累加大約為0.25ps,所以,5mil線寬的導(dǎo)線上的90°拐角并不會(huì)對(duì)現(xiàn)在的高速數(shù)字信號(hào)(100-psec上升沿時(shí)間)造成很大影響。

而對(duì)于高頻信號(hào)傳輸線來說,為了避免集膚效應(yīng)(Skin effect)造成的信號(hào)損壞,通常會(huì)采用寬一點(diǎn)的信號(hào)傳輸線,例如50Ω阻抗,100mil線寬,這90°拐角處的線寬約為141mil,寄生電容造成的信號(hào)延時(shí)大約為25ps,此時(shí),90°拐角將會(huì)造成非常嚴(yán)重的影響。同時(shí),微波傳輸線總是希望能盡量降低信號(hào)的損耗,90°拐角處的阻抗不連續(xù)和而外的寄生電容會(huì)引起高頻信號(hào)的相位和振幅誤差、輸入與輸出的失配,以及可能存在的寄生耦合,進(jìn)而導(dǎo)致電路性能的惡化,影響 PCB 電路信號(hào)的傳輸特性。

關(guān)于90°信號(hào)走線,盡量避免以90°走線,單個(gè)90°拐角對(duì)高速數(shù)字傳輸線所帶來的信號(hào)質(zhì)量影響,相對(duì)于導(dǎo)線與參考平面高度的偏差,導(dǎo)線自身蝕刻過程中線寬線距均勻性的變化偏差,板材介電常數(shù)對(duì)頻率信號(hào)的變化,甚至過孔寄生參數(shù)所帶來的影響都要比90°拐角所帶來的問題大得多。但是如今的高速數(shù)字電路傳輸線總避免不了要繞等長(zhǎng)的,十幾二十個(gè)拐角疊加起來,這90°拐角所累計(jì)疊加起來的影響造成的信號(hào)上升延時(shí)將變得不可忽略。高速信號(hào)總是沿著阻抗最小的路徑傳輸,以90°拐角繞等長(zhǎng),最終的實(shí)際信號(hào)傳輸路徑會(huì)比原來的要略短一些。

而且現(xiàn)在的高速數(shù)字信號(hào)傳輸速率正在變得越來越高,目前的HDMI2.0標(biāo)準(zhǔn),傳輸帶寬速率已經(jīng)達(dá)到了18Gbps,90°拐角走線將不再符合要求,而且現(xiàn)在都21世紀(jì)了,現(xiàn)在的EDA軟件即便是那些免費(fèi)使用的,對(duì)45°走線都已經(jīng)支持的很好了。

同時(shí),以90°拐角走線,以工程美學(xué)來說,也不太符合人們的審美觀。所以,對(duì)于現(xiàn)在的layout來說,不論你是不是走的高頻/高速信號(hào)線,我們都要盡量避免以90°拐角進(jìn)行走線,除非有特殊的要求。對(duì)于大電流走線,有時(shí)我們會(huì)以鋪銅銅皮替換走線的方式布線,在鋪銅的拐角處,也需要以兩個(gè)45°拐角替換90°拐角,這樣不僅美觀,而且不會(huì)存在EMI隱患。

以45°走線

除了射頻信號(hào)和其他有特殊要求的信號(hào),我們PCB上的走線應(yīng)該優(yōu)選以45°走線。要注意一點(diǎn)的是,45°角走線繞等長(zhǎng)時(shí),拐角處的走線長(zhǎng)度要至少為1.5倍線寬,繞等長(zhǎng)的線與線之間的間距要至少4倍線寬的距離。由于高速信號(hào)線總是沿著阻抗最低的路徑傳輸,如果繞等長(zhǎng)的線間距太近,由于線間的寄生電容,高速信號(hào)走了捷徑,就會(huì)出現(xiàn)等長(zhǎng)不準(zhǔn)的情況?,F(xiàn)代的EDA軟件的繞線規(guī)則都可以很方便的設(shè)置相關(guān)的繞線規(guī)則。

f9d3336e-748c-11ed-8abf-dac502259ad0.jpg

以arc弧形走線

如果不是技術(shù)規(guī)范明確要求要以弧形走線,或者是rf微波傳輸線,老wu個(gè)人覺得,沒有必要去走弧形線,因?yàn)楦咚俑呙芏萷cb的layout,大量的弧形線后期修線非常麻煩,而且大量的弧形走線也比較費(fèi)空間。

當(dāng)然,對(duì)于RF微波信號(hào)傳輸線,還是優(yōu)先走圓弧線,甚至是要走“采用 45° 外斜切”線走線。

下圖為射頻信號(hào)傳輸線圓弧走線與45度角走線發(fā)射功率實(shí)測(cè)的對(duì)比結(jié)果,獅屎可以證明,高頻信號(hào)圓弧走線的確由于45°角走線。

fa21d5c8-748c-11ed-8abf-dac502259ad0.jpg

fa410ac4-748c-11ed-8abf-dac502259ad0.jpg

以任意角度走線

隨著4G/5G無線通訊技術(shù)的發(fā)展和電子產(chǎn)品的不斷升級(jí)換代,目前PCB數(shù)據(jù)接口傳輸速率已高達(dá)10Gbps或25Gbps以上,且信號(hào)傳輸速率還在不斷的朝著高速化方向發(fā)展。隨著信號(hào)傳輸?shù)母咚倩⒏哳l化發(fā)展,對(duì)PCB阻抗控制和信號(hào)完整性提出了更高的要求。對(duì)于PCB板上傳輸?shù)臄?shù)字信號(hào)來說,電子工業(yè)界應(yīng)用的包括FR4在內(nèi)的許多電介質(zhì)材料,在低速低頻傳輸時(shí)一直被認(rèn)為是均勻的。但當(dāng)系統(tǒng)總線上電子信號(hào)速率達(dá)到Gbps級(jí)別時(shí),這種均勻性假設(shè)不再成立,此時(shí)交織在環(huán)氧樹脂基材中的玻璃纖維束之間的間隙引起的介質(zhì)層相對(duì)介電常數(shù)的局部變化將不可忽視,介電常數(shù)的局部擾動(dòng)將使線路的時(shí)延和特征阻抗與空間相關(guān),從而影響高速信號(hào)的傳輸?;贔R4測(cè)試基板的測(cè)試數(shù)據(jù)表明,由于微帶線與玻纖束相對(duì)位置差異,導(dǎo)致測(cè)量所得的傳輸線有效介電常數(shù)波動(dòng)較大,最大、最小值之差最大可以達(dá)到△εr=0.4。盡管這些空間擾動(dòng)看上去較小,它會(huì)嚴(yán)重影響數(shù)據(jù)速度為5-10Gbps的差分傳輸線。

在一些高速設(shè)計(jì)項(xiàng)目中,為了應(yīng)對(duì)玻纖效應(yīng)對(duì)高速信號(hào)的影響,我們可以采用zig-zag routing布線技術(shù)以減緩玻纖效應(yīng)的影響。

Cadence Allegro PCB Editor 16.6-2015 及后續(xù)版本帶來了對(duì)zig-zag布線模式的支持。

在 Cadence Allegro PCB Editor 16.6-2015 菜單中選擇”Route -> Unsupported Prototype -> Fiber Weave Effect” 打開zig-zag routing功能。

fa797724-748c-11ed-8abf-dac502259ad0.jpg

fa9a93dc-748c-11ed-8abf-dac502259ad0.jpg

fab2b17e-748c-11ed-8abf-dac502259ad0.jpg

正如二十年前我們pcb layout不用關(guān)注是否要走弧形線,不用擔(dān)心pcb板材玻璃纖維對(duì)高速信號(hào)的影響一樣。

所以,不存在一成不變的pcb layout規(guī)則,隨著pcb制造工藝的提升和數(shù)據(jù)傳輸速率的提高,有可能現(xiàn)在正確的規(guī)則在將來將變得不再適用。所以最為一枚合格的拉線菌,一定要與時(shí)俱進(jìn),掌握產(chǎn)業(yè)技術(shù)方向的發(fā)展,才能不被大浪淘沙所淘汰。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4323

    文章

    23132

    瀏覽量

    398845
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4188

    瀏覽量

    218599
  • eda
    eda
    +關(guān)注

    關(guān)注

    71

    文章

    2772

    瀏覽量

    173494

原文標(biāo)題:PCB走線角度選擇不該90°? — PCB Layout 跳坑指南

文章出處:【微信號(hào):zfdzszy,微信公眾號(hào):張飛電子實(shí)戰(zhàn)營】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB與電磁兼容:如何巧妙平衡與協(xié)同

    PCB,本質(zhì)上是在電路板上通過蝕刻銅箔形成的導(dǎo)線,負(fù)責(zé)在眾多電子元件之間精準(zhǔn)無誤地傳導(dǎo)電流與信號(hào)。來與捷多邦小編一起了解PCB
    的頭像 發(fā)表于 12-25 11:15 ?128次閱讀

    是否存在有關(guān) PCB 電感的經(jīng)驗(yàn)法則?

    本文要點(diǎn)PCB具有電感和電容,這兩者共同決定了的阻抗。有時(shí),了解
    的頭像 發(fā)表于 12-13 16:54 ?1236次閱讀
    是否存在有關(guān) <b class='flag-5'>PCB</b> <b class='flag-5'>走</b><b class='flag-5'>線</b>電感的經(jīng)驗(yàn)法則?

    C語言中的頭文件能不能重復(fù)包含

    C語言中的頭文件能不能重復(fù)包含? 比如代碼寫成這樣,stdio.h 連續(xù)包含了兩次。 #include #include int main(){ printf("helloworld
    的頭像 發(fā)表于 11-26 17:19 ?205次閱讀

    一體成型電感外殼破損還能不能

    電子發(fā)燒友網(wǎng)站提供《一體成型電感外殼破損還能不能用.docx》資料免費(fèi)下載
    發(fā)表于 10-31 10:57 ?0次下載

    請(qǐng)問pcb板上信號(hào)可以從lm324下面打孔穿過嗎?

    您好,我畫了個(gè)pcb板,要做成板子,因?yàn)樵^多,有一些信號(hào)需要經(jīng)過通孔從lm324下面穿過(沒辦法不通孔),不知道能不能這樣? 會(huì)
    發(fā)表于 09-09 06:00

    請(qǐng)問利用SPICE模型能不能進(jìn)行PCB的SI仿真?

    現(xiàn)想用Cadence做PCB的的SI仿真,但是有些器件沒有IBIS仿真模型,只有SPICE模型,請(qǐng)問利用SPICE模型能不能進(jìn)行PCB的SI仿真?謝謝!
    發(fā)表于 09-04 06:06

    UTB定位技術(shù)能不能精準(zhǔn)定位

    在當(dāng)今科技日新月異的時(shí)代,定位技術(shù)以其廣泛的應(yīng)用場(chǎng)景和不斷提升的精度,成為了多個(gè)領(lǐng)域的核心支撐。其中,UTB定位技術(shù)以其高精度、低延遲和高抗干擾性等特點(diǎn),在眾多定位技術(shù)中脫穎而出,成為精準(zhǔn)定位領(lǐng)域的佼佼者。那么,UTB定位技術(shù)到底能不能精準(zhǔn)定位呢?下面就給大家具體介紹一下關(guān)于UTB定位技術(shù)。
    的頭像 發(fā)表于 09-03 10:07 ?395次閱讀

    TL331能不能防反接,負(fù)向耐壓多少?

    請(qǐng)問一下,TL331能不能防反接,負(fù)向耐壓多少?還請(qǐng)告知一下?
    發(fā)表于 08-08 06:39

    探索電路板pcb螺旋的特點(diǎn)

    PCB(Printed Circuit Board)螺旋是一種在 PCB 設(shè)計(jì)中常用的布線方式。它通過將導(dǎo)線以螺旋狀的形式布置在 PCB
    的頭像 發(fā)表于 08-06 17:28 ?443次閱讀

    RF中切角怎樣處理?

    請(qǐng)問在射頻中,這種切角有什么標(biāo)準(zhǔn)要求嗎,在AD中怎樣畫?
    發(fā)表于 07-19 16:22

    請(qǐng)問ESP32內(nèi)的射頻開關(guān)能不能手動(dòng)控制?能不能在它切換射頻收發(fā)的時(shí)候把信號(hào)送出來?

    如題,我想請(qǐng)問ESP32芯片內(nèi)的射頻開關(guān)能不能手動(dòng)控制?或者能不能在它切換射頻收發(fā)的時(shí)候把信號(hào)送出來?因?yàn)橄胗眠@個(gè)芯片做定制的遠(yuǎn)距離通信,需要外接LNA和PA,需要知道什么時(shí)候讓外置的PA啟動(dòng)。
    發(fā)表于 06-05 07:55

    pcb螺旋的優(yōu)劣勢(shì)對(duì)比

    PCB螺旋是一種在Pcb電路板上設(shè)計(jì)的螺旋型導(dǎo)線結(jié)構(gòu)。
    的頭像 發(fā)表于 04-20 17:57 ?1215次閱讀

    pcb厚度:打造更穩(wěn)定、精準(zhǔn)的PCB設(shè)計(jì)

    PCB是將電路設(shè)計(jì)中的電氣信號(hào)通過導(dǎo)線連接到PCB板上而形成的電路。這些導(dǎo)線被稱為“”,
    的頭像 發(fā)表于 04-15 17:43 ?1369次閱讀

    同VLAN不同的網(wǎng)段能不能互通?

    同VLAN不同的網(wǎng)段能不能互通? 同一個(gè)VLAN中的設(shè)備擁有相同的網(wǎng)絡(luò)地址范圍,因此它們可以通過該VLAN進(jìn)行通信。而不同VLAN中的設(shè)備擁有不同的網(wǎng)絡(luò)地址范圍,它們通常不能直接互通。然而,在某些
    的頭像 發(fā)表于 02-04 11:21 ?3193次閱讀

    為什么晶振下方不能信號(hào)?

    為什么晶振下方不能信號(hào)? 晶振作為數(shù)字電路中常見的一個(gè)元件,用于產(chǎn)生穩(wěn)定的時(shí)鐘信號(hào),是整個(gè)電路的重要組成部分。在設(shè)計(jì)電路布局時(shí),有一個(gè)重要的原則是盡量避免信號(hào)
    的頭像 發(fā)表于 01-23 16:43 ?1578次閱讀