PCI Express真的需要85歐姆嗎？

以下內(nèi)容為Samtec做過SI相關(guān)主題研討會(huì)上，專家做的一些問題溝通互動(dòng)，關(guān)于PCIe 85 歐姆的布線的問題。

丹尼：史蒂夫，你能給我們簡(jiǎn)要介紹一下這次網(wǎng)絡(luò)研討會(huì)嗎？你為什么選擇這個(gè)主題？

史蒂夫：如今，高速系統(tǒng)面臨著許多必須在同一堆疊中實(shí)現(xiàn)的同步阻抗要求 -以太網(wǎng)的100歐姆差分阻抗，90歐姆的USB，85歐姆的PCIe以及無(wú)數(shù)的單端DDR要求。我們希望遵循規(guī)范，以正確的阻抗選擇組件和布線走線。然而，有時(shí)也存在一些障礙——首選元件不是 85 歐姆，或者上游封裝是另一種阻抗。我們想遵循 PCIe 的 85 歐姆的口頭禪，但這可能并不容易。我們能做什么，規(guī)范怎么說？

丹尼：PCIe 是否需要 85 歐姆連接器？

史蒂夫：讓我們直接進(jìn)入規(guī)范。關(guān)于 PCIe 85 歐姆要求，規(guī)范說“此要求不適用于過孔、連接器、封裝、電纜和其他類似結(jié)構(gòu)” PCIExpress 卡 EletroMechanical 規(guī)范修訂版 中的內(nèi)容：

85歐姆以外的連接器是可以接受的，事實(shí)上這很常見。在短時(shí)間內(nèi)，觸點(diǎn)暴露在空氣中（如CPU插槽），這會(huì)增加阻抗。這些短距離偏移將高于85歐姆，但在回波損耗中不會(huì)起不利影響。事實(shí)上，在兼容的 Gen3 和 Gen4 連接器上觀察到 110 歐姆是很常見的。

丹尼：在PCB上，是否需要85歐姆布線？

史蒂夫：對(duì)于遵循CEM（卡電子機(jī)械）規(guī)范的可互操作系統(tǒng)和卡，它是必需的，確保任何配接設(shè)備的阻抗匹配。

所有其他系統(tǒng)（具有任意數(shù)量的連接器或電纜）都可以使用任何PCB阻抗。許多封裝和連接器設(shè)計(jì)為支持多個(gè)I / O，并且具有100歐姆甚至93歐姆的阻抗作為平衡折衷方案。我建議查看并確定哪種阻抗可能最適合您的特定設(shè)計(jì)。

93歐姆布線變得越來(lái)越普遍，但繼續(xù)使用85歐姆布線以及更高阻抗的封裝和連接器并非沒有道理。較低的PCB阻抗確實(shí)具有一些優(yōu)點(diǎn)，包括更低的損耗，更好地匹配密集的BGA，以及對(duì)阻抗變化的更大容忍度等等。

丹尼：通過布線傳輸PCIe是否需要85歐姆？

史蒂夫：選擇電纜阻抗以匹配PCB上使用的阻抗是很誘人的。但是，有幾個(gè)需要考慮因素：首先，更高頻率的反射比PCB本身對(duì)配接連接器阻抗的參數(shù)更大。如果給定連接器的輸入信號(hào)從PCB上的85增加到93歐姆，則最好保持在93歐姆，并且不會(huì)通過減少到85歐姆電纜來(lái)產(chǎn)生新的反射。

其次，阻抗和損耗之間的關(guān)系與PCB關(guān)系成反比。也就是說，較高阻抗的電纜具有較少的插入損耗，而較高阻抗的PCB則具有更大的損耗。85 歐姆和 100 歐姆之間的損耗差高達(dá) 14%。

最終，電纜阻抗的選擇取決于系統(tǒng)的優(yōu)先級(jí)。如果插入損耗是最大的限制，那么 93 或 100 歐姆電纜是最佳選擇。

丹尼：非常好！有什么結(jié)束語(yǔ)嗎？

史蒂夫：希望我們的讀者能夠查看他們的特定設(shè)計(jì)，選擇最佳阻抗，而不是局限于85歐姆。請(qǐng)記住，當(dāng)使用可互操作的CEM插槽時(shí)，該規(guī)范僅要求PCB布線為85歐姆。當(dāng)涉及到連接器、電纜、封裝和 PCB 與其他連接器的布線時(shí)，該規(guī)范允許任何最適合您的設(shè)計(jì)的阻抗。

一己之見：很久之前就有聽連接器的廠商說過，端子的設(shè)計(jì)一般做不到85歐姆，都是在90歐姆以上，當(dāng)時(shí)就很好奇，為什么這樣？當(dāng)時(shí)給出的解釋是工藝方面的問題。這篇文字給出的最佳阻抗說法，換句話說，所有的設(shè)計(jì)都是匹配和控制能量的反射。心有規(guī)則而不拘泥于此，抓住本質(zhì)的東西，這才是總線鏈路設(shè)計(jì)的管控基本法。

審核編輯：湯梓紅