最常見(jiàn)的電阻上下拉分析

上拉和下拉電阻主要用于正確偏置數(shù)字電路門(mén)電路的輸入，以防止它們?cè)跊](méi)有輸入條件時(shí)的狀態(tài)是隨機(jī)浮動(dòng)的。

數(shù)字邏輯門(mén)可用于連接外部電路或設(shè)備，但必須注意確保其輸入或輸出正常工作并提供預(yù)期的開(kāi)關(guān)條件。

一：為什么要用上下拉電阻？

現(xiàn)代數(shù)字邏輯門(mén)、IC 和微控制器包含許多輸入（稱(chēng)為“引腳”）以及一個(gè)或多個(gè)輸出，這些輸入和輸出需要正確設(shè)置，無(wú)論是高電平還是低電平，數(shù)字電路才能正常工作。

我們知道邏輯門(mén)是任何數(shù)字邏輯電路最基本的組成部分，通過(guò)使用與門(mén)、或門(mén)和非門(mén)這三個(gè)基本門(mén)的組合，我們可以構(gòu)建相當(dāng)復(fù)雜的組合電路。但是作為數(shù)字電路，這些電路只能具有兩種邏輯狀態(tài)之一，稱(chēng)為邏輯“0”狀態(tài)或邏輯“1”狀態(tài)。

這些邏輯狀態(tài)由兩個(gè)不同的電壓電平表示，低于一個(gè)電平的任何電壓被視為邏輯“0”，高于另一個(gè)電平的任何電壓被視為邏輯“1”。例如，如果兩個(gè)電壓電平是 0V 和 +5V，那么 0V 代表邏輯“0”，+5V 代表邏輯“1”。

如果數(shù)字邏輯門(mén)或電路的輸入不在可以被檢測(cè)為邏輯“0”或邏輯“1”輸入的范圍內(nèi)，則數(shù)字電路可能會(huì)誤觸發(fā)，因?yàn)殚T(mén)或電路沒(méi)有識(shí)別正確的輸入值，因?yàn)?HIGH 可能不夠高或 LOW 可能不夠低。

如上面的數(shù)字電路。兩個(gè)開(kāi)關(guān)“a”和“b”代表通用邏輯門(mén)的輸入。當(dāng)開(kāi)關(guān)“a”閉合（ON）時(shí)，輸入“A”接地，輸入A的電平是0v或邏輯電平“0”（LOW）。同樣，當(dāng)開(kāi)關(guān)“b”閉合（ON）時(shí)，輸入“B” 也接地，輸入B的邏輯電平“0”（低），這是我們需要的正確條件。

但是，當(dāng)開(kāi)關(guān)“a”打開(kāi)（OFF）時(shí)，施加到輸入“A”的電壓值是 HIGH 還是 LOW呢？因?yàn)檩斎搿癆”沒(méi)有對(duì)地短路，所以我們可以假設(shè)它為 +5V（高電平）。

但情況可能不是這樣的。由于輸入現(xiàn)在與定義的 HIGH 或 LOW都是斷開(kāi)的，它有可能“浮動(dòng)”大約在 0V 和 +5V （Vcc） 之間，所以針對(duì)輸入A信號(hào)，并不知道它是高電平還是低電平條件。

這種浮動(dòng)的情況可能會(huì)導(dǎo)致“A”處的數(shù)字輸入在開(kāi)關(guān)打開(kāi)時(shí)是邏輯電平“0”（LOW），而我們實(shí)需要的一個(gè)邏輯“1”（HIGH）。這樣就導(dǎo)致信號(hào)的判斷錯(cuò)誤。

就算這種浮動(dòng)的情況下，輸入“A”被識(shí)別為了邏輯“1”（HIGH），但是這個(gè)浮動(dòng)和微弱的輸入信號(hào)很容易受到其他相鄰信號(hào)最輕微干擾或噪聲下改變值，甚至可能導(dǎo)致它進(jìn)入振蕩狀態(tài)，從而使門(mén)電路幾乎無(wú)法使用。 同樣的情況也適用于輸入“B”的切換。

為了防止數(shù)字電路的意外切換，任何稱(chēng)為“浮動(dòng)輸入”的未連接輸入都應(yīng)連接到適合電路的邏輯“1”或邏輯“0”。我們可以通過(guò)使用通常所說(shuō)的上拉電阻和下拉電阻輕松地做到這一點(diǎn)，為輸入引腳提供定義的默認(rèn)狀態(tài)。

定義：將輸入信號(hào)使用高阻值電阻連接到 Vcc 電壓，稱(chēng)為上拉；通過(guò)低阻值電阻連接到 0V （GND），稱(chēng)為下拉。

干貨：在我們?cè)O(shè)計(jì)電路的時(shí)候，并不是一個(gè)芯片的所有信號(hào)都會(huì)被用到，這些未使用的輸入信號(hào)也應(yīng)該連接在一起或分別連接對(duì)應(yīng)的上/下拉電阻，這些未使用的輸入不應(yīng)該只是浮動(dòng)。

二：上拉電阻

01

上拉電阻的應(yīng)用

針對(duì)上面的電路，為了確保輸入信號(hào)有一個(gè)固定的電壓，不是浮動(dòng)狀態(tài)，最常用方法是將的引腳直接連接到地 （0V） 以獲得恒定的邏輯“0”輸入，（OR 和 NOR 門(mén) ） 或直接連接到 Vcc （+5V） 以獲得恒定的邏輯“1”輸入（AND 和 NAND 門(mén)）。 這一次，當(dāng)相應(yīng)的開(kāi)關(guān)“a”和“b”打開(kāi)（OFF）時(shí)，兩個(gè)輸入 A 和 B都不是“浮動(dòng)”，兩個(gè)輸入連接到 +5V 電源。

若針對(duì)新手小白，可能會(huì)出現(xiàn)上面電路的設(shè)計(jì)，因?yàn)楫?dāng)開(kāi)關(guān)“a”打開(kāi)（OFF）時(shí)，輸入連接到 Vcc（+5V），當(dāng)開(kāi)關(guān)關(guān)閉（ON）時(shí)，輸入像以前一樣接地，然后無(wú)論開(kāi)關(guān)的位置如何，輸入“A”或“B”始終具有默認(rèn)狀態(tài)。

但是，這其實(shí)是一個(gè)非常錯(cuò)誤的電路，因?yàn)楫?dāng)任一開(kāi)關(guān)閉合 （ON） 時(shí)，+5V 電源和接地之間將直接短路，從而導(dǎo)致電流過(guò)大，會(huì)燒壞保險(xiǎn)絲或損壞未連接的電路。

解決此問(wèn)題的一種方法是使用連接在輸入引腳和 +5V 電源軌之間的上拉電阻，下圖所示。

通過(guò)使用這兩個(gè)上拉電阻，當(dāng)開(kāi)關(guān)“A”或“B”打開(kāi)（OFF）時(shí)，輸入信號(hào)通過(guò)上拉電阻有效地連接到 +5V 電源上。結(jié)果是，由于邏輯門(mén)輸入的輸入電流非常小，上拉電阻上的電壓下降非常小，因此幾乎所有 +5V 電源電壓都施加到輸入引腳，從而產(chǎn)生高電平，邏輯“ 1”條件。

當(dāng)開(kāi)關(guān)“A”或“B”閉合時(shí)，（ON） 輸入短路到接地 （LOW），在輸入端產(chǎn)生邏輯“0”條件。但這個(gè)時(shí)候，其實(shí)沒(méi)有將電源與地直接短路，因?yàn)樯侠娮鑳H通過(guò)閉合開(kāi)關(guān)將小電流（由歐姆定律確定）傳遞到地。

通過(guò)這種方式使用上拉電阻，輸入始終具有默認(rèn)邏輯狀態(tài)，“1”或“0”，高或低，取決于開(kāi)關(guān)的位置，從而實(shí)現(xiàn)信號(hào)的正確輸入。

雖然 Vcc 和輸入之間的連接是使用上拉電阻的，但是，這個(gè)上拉電阻也不是隨便選取的，我們?nèi)绾芜M(jìn)行合理的計(jì)算，確保輸入使用正確的電阻值。

02

上拉電阻阻值的計(jì)算

所有數(shù)字邏輯門(mén)、電路和MCU不僅受其工作電壓的限制，而且還受每個(gè)輸入引腳的灌電流和拉電流能力的限制。

數(shù)字邏輯電路使用通常由兩個(gè)不同電壓（0V或者5V）來(lái)表示的兩種開(kāi)關(guān)狀態(tài)：邏輯“1”的高電壓 VH 和邏輯“0”的低電壓 VL。這兩種電壓都有一個(gè)電壓范圍來(lái)定義上限或下限電壓。通俗來(lái)講就是：電壓具體高到多少V會(huì)被判斷為HIGH，電壓具體低到多少V會(huì)被判斷為L(zhǎng)OW。

以TTL TTL 74LSxxx 系列數(shù)字邏輯門(mén)舉例，

VIH（min） = 2.0V 是保證被識(shí)別為邏輯“1”（高）輸入的最小輸入電壓，

VIL（max） = 0.8V 是保證被識(shí)別為邏輯“0”的最大輸入電壓輸入。

通俗一點(diǎn)說(shuō)：

電壓在0~0.8V會(huì)被識(shí)別為低電平；

電壓在2.0V~5V會(huì)被識(shí)別為高電平。

為了計(jì)算電阻值，有了電壓，我們還需要知道電流。

當(dāng)邏輯門(mén)的輸入為高電平時(shí)，電流流入到芯片，因?yàn)檩斎牖旧铣洚?dāng)直接接地的路徑。該輸入電流 IIH（max） 在“流入”柵極時(shí)為正值，對(duì)于大多數(shù) TTL 74LSxxx 輸入，其值為 20μA。

同樣，當(dāng)邏輯門(mén)的輸入為低電平時(shí)，電流從 TTL 輸入流出，因?yàn)檩斎牖旧铣洚?dāng)直接連接到 Vcc 的路徑。此輸入電流 IIL（max） 為負(fù)值，因?yàn)樗傲鞒觥睎艠O，對(duì)于大多數(shù) TTL 74LSxxx 輸入，其值為 -400μA （-0.4mA）。

請(qǐng)注意，TTL 邏輯系列之間的 HIGH 和 LOW 電壓和電流值不同，對(duì)于 CMOS 邏輯系列來(lái)說(shuō)也低得多。此外，微控制器、PIC、Arduino、Raspberry Pie 等的輸入電壓和電流要求也會(huì)有所不同，因此請(qǐng)先查閱他們的數(shù)據(jù)表。

通過(guò)了解，我們可以計(jì)算出單個(gè) TTL 74LS 系列邏輯門(mén)所需的最大上拉電阻值為：

有上面的公式可知，單個(gè) TTL 74LS 系列邏輯門(mén)下降 3V所需的最大上拉電阻為 150kΩ。雖然這個(gè)計(jì)算值可以工作，但它沒(méi)有留下任何誤差空間，因?yàn)檫@個(gè)時(shí)候電阻上的壓降最大，而輸入電流最小。

理想情況下，我們希望邏輯“1”盡可能接近 Vcc，以保證 100% 的柵極通過(guò)上拉電阻看到 HIGH（邏輯1）輸入。如果電阻器的容差或電源電壓未按計(jì)算值計(jì)算，則減小該上拉電阻器的電阻值將為我們提供更大的誤差范圍。但是，我們不希望電阻值太低，因?yàn)檫@會(huì)增加流入柵極的電流，從而增加功耗。

因此，如果我們假設(shè)電阻上的電壓降僅為 1 伏（1.0V），在 4 伏時(shí)輸入電壓是輸入電壓的兩倍，那么可以快速計(jì)算將得出一個(gè)50kΩ 的上拉電阻值。進(jìn)一步降低電阻值，會(huì)產(chǎn)生更小的電壓降，但會(huì)增加電流。然后我們可以看到，雖然可能存在最大允許電阻值，但上拉電阻器的電阻值通常不是那么關(guān)鍵，電阻值范圍在 10k 到 100k 歐姆之間是可以接受的。

上面這個(gè)簡(jiǎn)單的例子為我們提供了偏置單個(gè) TTL 門(mén)所需的上拉電阻的最大值。但我們也可以使用相同的電阻器將多個(gè)輸入偏置為邏輯“1”值。例如，假設(shè)我們已經(jīng)構(gòu)建了一個(gè)數(shù)字電路，并且有十個(gè)未使用的邏輯門(mén)輸入。作為單個(gè)標(biāo)準(zhǔn) TTL 74LS 門(mén)，輸入電流 IIH（max） 為 20μA（也稱(chēng)為扇入 1），那么十個(gè) TTL 邏輯門(mén)需要的總電流為：10 x 20μA = 200μA 代表一個(gè)風(fēng)扇- 10個(gè)。

因此，提供 10 個(gè)未使用輸入所需的上拉電阻的最大電阻值將計(jì)算如下：

按照同樣的方式，若將壓降調(diào)整為1V，測(cè)試的電阻值為5KΩ。

三：下拉電阻

下拉電阻的工作方式與上面講的上拉電阻相同，只是這次邏輯門(mén)輸入接地，邏輯電平“0”（低）或通過(guò)機(jī)械開(kāi)關(guān)的操作變?yōu)楦摺＿@種下拉電阻器配置對(duì)于鎖存器、計(jì)數(shù)器和觸發(fā)器等數(shù)字電路特別有用，這些電路在開(kāi)關(guān)瞬間閉合以引起狀態(tài)變化時(shí)需要正向單次觸發(fā)。

雖然它們的工作方式似乎與上拉電阻器相同，但無(wú)源下拉電阻的電阻值對(duì)于 TTL 邏輯門(mén)比類(lèi)似的 CMOS 門(mén)更為關(guān)鍵。這是因?yàn)?TTL 輸入在其 LOW 狀態(tài)下從其輸入中提供更多電流。

從上面我們看到，對(duì)于 TTL 74LSxxx 系列邏輯門(mén)，代表邏輯“0”（低）的最大電壓電平在 0 到 0.8 伏之間，（VIL（MAX） = 0.8V）。此外，當(dāng)為低電平時(shí)，柵極源電流為 400μA，（IIL = 400μA）。因此，單個(gè) TTL 邏輯門(mén)的最大下拉電阻值計(jì)算如下：

然后最大下拉電阻值計(jì)算為2kΩ。同樣，與上拉電阻計(jì)算一樣，這個(gè) 2kΩ 電阻值不會(huì)留下任何誤差，因?yàn)殡妷航底畲?。因此，如果電阻過(guò)大，下拉電阻兩端的電壓降可能會(huì)導(dǎo)致柵極輸入電壓超出正常的 LOW 電壓范圍，因此為確保正確切換，輸入電壓最好為 0.5 V或更低。

因此，如果我們假設(shè)電阻兩端的電壓降僅為 0.4 伏，快速計(jì)算將得出一個(gè) 1kΩ 的下拉電阻值。進(jìn)一步降低電阻值，將產(chǎn)生更小的電壓降，將輸入進(jìn)一步接地（低）。該數(shù)據(jù)表中的 400μA 或 0.4mA （IIL） 值是最低 LOW 電流值，但可能更高。

可能有人會(huì)問(wèn)：當(dāng)直接接地 （0V） 會(huì)產(chǎn)生所需的低電平時(shí)，為什么還要使用下拉電阻？

在大多數(shù)情況下，沒(méi)有下拉電阻的直接接地肯定會(huì)起作用，但由于柵極輸入永久接地，使用電阻器會(huì)限制流出輸入的電流，從而降低功率損耗，同時(shí)仍保持邏輯“0”條件。

四：OC門(mén)輸出

01

OC門(mén)

到目前為止，我們知道，可以使用上拉電阻或下拉電阻來(lái)控制邏輯門(mén)輸入引腳的電壓電平。但是我們也可以在門(mén)的輸出上使用上拉電阻，來(lái)允許不同電壓的電路接入，例如 TTL 到 CMOS 或用于需要更高電流和電壓的傳輸線(xiàn)驅(qū)動(dòng)應(yīng)用。

為了克服這個(gè)問(wèn)題，OC門(mén)應(yīng)運(yùn)而生，OC門(mén)內(nèi)部輸出電路的集電極保持開(kāi)路，這意味著邏輯門(mén)實(shí)際上并不驅(qū)動(dòng)輸出高電平，只有低電平。通過(guò)外部上拉電阻的工作來(lái)做到輸出高電平 。 一個(gè)例子是 TTL 74LS01，四路 2 輸入 NAND 門(mén)，它具有開(kāi)路集電極輸出，與標(biāo)準(zhǔn) TTL 74LS00，四路 2 輸入 NAND 門(mén)相反。

具有開(kāi)路集電極輸出的邏輯門(mén)、微控制器和其他此類(lèi)數(shù)字電路無(wú)法將其輸出拉高，因?yàn)闆](méi)有內(nèi)部路徑到電源電壓 （Vcc）。這種情況意味著它們的輸出要么在低電平時(shí)接地，要么在高電平時(shí)懸空，因此需要將一個(gè)外部上拉電阻 （Rp） 從下拉晶體管的集電極開(kāi)路端子連接到 Vcc 電源。如上圖所示。

對(duì)OC門(mén)連接上拉電阻后，輸出仍以與普通邏輯門(mén)相同的方式工作，即當(dāng)輸出晶體管關(guān)閉（打開(kāi)）時(shí)，輸出為高電平，當(dāng)晶體管打開(kāi)（關(guān)閉）時(shí)，輸出低。

上拉電阻的大小取決于連接的負(fù)載和晶體管關(guān)閉時(shí)電阻兩端的電壓降。當(dāng)輸出為低電平時(shí)，晶體管必須能夠通過(guò)上拉電阻吸收負(fù)載電流。同樣，當(dāng)輸出為高電平時(shí)，通過(guò)上拉電阻器的電流必須足夠高，以便連接到它的任何東西。

正如我們之前在輸入中看到的那樣，數(shù)字邏輯門(mén)的輸出使用兩個(gè)二進(jìn)制狀態(tài)運(yùn)行，這兩個(gè)狀態(tài)由兩個(gè)不同的電壓表示：邏輯“1”的高電壓 VH 和邏輯“0”的低電壓 VL。在這兩種電壓狀態(tài)的每一種中，都有一個(gè)電壓范圍來(lái)定義它們的上限和下限電壓。

VOH（min） 是保證被識(shí)別為邏輯“1”（高）輸出的最小輸出電壓，對(duì)于 TTL，這是在 2.7 伏時(shí)給出的。VOL（max） 是保證被識(shí)別為邏輯“0” （LOW） 輸出的最大輸出電壓，對(duì)于 TTL，此電壓為 0.5 伏。換言之，TTL 74LSxxx 輸出電壓在 0 和 0.5V 之間被認(rèn)為是“低”，而在 2.7 和 5.0V 之間的輸出電壓被認(rèn)為是“高”。

因此，當(dāng)使用集電極開(kāi)路邏輯門(mén)時(shí)，所需的上拉電阻值由以下等式確定：

其中 7401 集電極開(kāi)路 NAND 的值如下所示：Vcc = 5V，VOL = 0.5V，IOL（max） = 8mA。請(qǐng)注意，計(jì)算合適的上拉電阻 Rp 很重要，因?yàn)橥ㄟ^(guò)電阻的電流不得超過(guò) IOL（max）。

我們之前說(shuō)過(guò)，集電極開(kāi)路邏輯門(mén)非常適合驅(qū)動(dòng)需要更高電壓和電流水平的負(fù)載，例如 LED 指示燈。TTL 74LS06 Hex Inverter Buffer/Driver 的 IOL（max） 額定值為 40 mA（而不是 74LS01 的 8mA）和 VOH（max） 額定值為 30 伏而不是通常的 5 伏（但 IC 本身必須使用 5V 電源）。然后 74LS06 將允許我們驅(qū)動(dòng)高達(dá) 40mA 電流的負(fù)載。

02

OC門(mén)的應(yīng)用

需要一個(gè) 74LS06 六角逆變器驅(qū)動(dòng)器來(lái)控制來(lái)自 12 伏電源的單個(gè)紅色 LED 指示燈。如果 LED 在 1.7V 壓降時(shí)需要 15mA，而 HEX 逆變器在完全開(kāi)啟時(shí)的 VOL 為 0.1 伏，則計(jì)算驅(qū)動(dòng) LED 所需的限流電阻值。

我們可以以類(lèi)似的方式使用集電極開(kāi)路驅(qū)動(dòng)器來(lái)驅(qū)動(dòng)小型機(jī)電繼電器、燈或直流電機(jī)，因?yàn)檫@些設(shè)備通常需要 5V 或 12V 或更高電壓，電流約為 10 到 20 mA 才能正常工作。

TTL 門(mén)的兩個(gè)或多個(gè)集電極開(kāi)路輸出可以直接連接在一起，并通過(guò)單個(gè)外部上拉電阻連接。結(jié)果是輸出被有效地“與”在一起，因?yàn)榻M合的行為就像門(mén)連接到與門(mén)一樣。這種類(lèi)型的配置稱(chēng)為“線(xiàn)與邏輯”。

審核編輯 ：李倩