SV功能覆蓋率中的wildcard bin介紹
在SV功能覆蓋率中通常coverpoint中變量的某些比特我們并不關(guān)心。例如對于addr[3:0],我們只希望其中的每一個(gè)比特都覆蓋過“0”和“1”。
在上圖中，可以用wildcard ' x '或' z '或' ?’表明某些比特我們并不關(guān)心，不管它是“0”還是“1”。
wildcard bins ainc = {4’b11??}
表示我們希望能夠覆蓋比特[3:2]為2’b11的場景，不關(guān)心比特[1:0]，所以
4’b1100、4’b1101、4’b1110、4’b1111
都算完成了對于4’b11??的覆蓋。
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
Address
+關(guān)注
關(guān)注
0文章
6瀏覽量
7576 -
BIN文件
+關(guān)注
關(guān)注
0文章
26瀏覽量
8359
原文標(biāo)題：SV 功能覆蓋率中的wildcard bin
文章出處：【微信號：芯片驗(yàn)證工程師，微信公眾號：芯片驗(yàn)證工程師】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
嵌入式仿真平臺SkyEye的覆蓋率分析相關(guān)資料下載
代碼執(zhí)娜行覆蓋情況的功能，來檢測代碼中未執(zhí)行覆蓋情況。在覆蓋率分析時(shí)需要分析嵌入式軟件的指令覆蓋率
發(fā)表于 12-17 07:27
關(guān)于SpinalHDL中的驗(yàn)證覆蓋率收集簡單說明
SpinalHDL 1.4.2中開始支持，在我們通過sbt構(gòu)建項(xiàng)目時(shí)，build.sbt的依賴項(xiàng)配置如下：開啟覆蓋率收集功能 有注意上文所給例子的小伙伴或許已經(jīng)注意到，我們已經(jīng)開啟了覆蓋率
發(fā)表于 06-24 15:56
重點(diǎn)厘清覆蓋率相關(guān)的概念以及在芯片開發(fā)流程中跟覆蓋率相關(guān)的事項(xiàng)
較麻煩，工程師們需要針對各種各樣的功能和應(yīng)用場景，使用SV等驗(yàn)證語言去實(shí)現(xiàn)覆蓋率模型（Coverage Model）或斷言（Assertion），并且從大量的回歸測試（Regression）中
發(fā)表于 09-14 11:57
Systemverilog覆蓋率的合并和計(jì)算方式
說下sv里覆蓋率的計(jì)算方式?！ ≌f明下，coverpoint有兩種，1種是用戶自動(dòng)指定bins，另1種是系統(tǒng)自動(dòng)生成bins。1個(gè)bin如果沒有轉(zhuǎn)換或者值，那么這個(gè)bin的結(jié)果會(huì)從Ci
發(fā)表于 03-21 14:24
針對功能覆蓋率的驗(yàn)證過程
針對功能覆蓋率的驗(yàn)證過程神州龍芯集成電路設(shè)計(jì)公司徐偉俊 楊鑫 陳先勇 夏宇聞[摘要]：本文在介紹傳統(tǒng)驗(yàn)證過程及其局限性的基礎(chǔ)上，闡述了針對功能覆蓋率
發(fā)表于 12-23 16:12
?13次下載
基于覆蓋率的功能驗(yàn)證方法
隨著半導(dǎo)體技術(shù)的發(fā)展，驗(yàn)證已經(jīng)逐漸成為大規(guī)模集成電路設(shè)計(jì)的主要瓶頸。首先介紹傳統(tǒng)的功能驗(yàn)證方法并剖析其優(yōu)缺點(diǎn)，然后引入傳統(tǒng)方法的一種改進(jìn)基于覆蓋率的驗(yàn)證方法，最后
發(fā)表于 06-29 10:46
?22次下載
Verilog代碼覆蓋率檢查
Verilog代碼覆蓋率檢查是檢查驗(yàn)證工作是否完全的重要方法，代碼覆蓋率（codecoverge）可以指示Verilog代碼描述的功能有多少在仿真過程中被驗(yàn)證過了，代碼覆蓋率分析包括以
發(fā)表于 04-29 12:35
?8457次閱讀
IP開發(fā)時(shí)如何考慮復(fù)用覆蓋率
如何在開發(fā)IP的同時(shí)去鞏固集成和復(fù)用覆蓋率？IP的某些功能和性能是可以配置的，需要考慮的是IP被各種合理配置后的工作是否都能夠正常，將功能覆蓋率先整理為層次化的抽象
汽車功能安全診斷覆蓋率的評估
例一種安全機(jī)制可以在本附件中具有較高的通用典型診斷覆蓋率，但如果所使用的診斷測試間隔大于符合相關(guān)容錯(cuò)時(shí)間間隔所需的診斷測試間隔，則避免違反安全目標(biāo)的具體診斷覆蓋率將低得多。
嵌入式代碼覆蓋率統(tǒng)計(jì)方法和經(jīng)驗(yàn)
代碼覆蓋率是衡量軟件測試完成情況的指標(biāo)，通?；跍y試過程中已檢查的程序源代碼比例計(jì)算得出。代碼覆蓋率可以有效避免包含未測試代碼的程序被發(fā)布。 1. 問題背景 代碼覆蓋（Code cov
統(tǒng)計(jì)嵌入式代碼覆蓋率的方法和經(jīng)驗(yàn)
代碼覆蓋率是衡量軟件測試完成情況的指標(biāo)，通?；跍y試過程中已檢查的程序源代碼比例計(jì)算得出。代碼覆蓋率可以有效避免包含未測試代碼的程序被發(fā)布。 1. 問題背景 代碼覆蓋（Code cov
怎么才能寫出高覆蓋率的Verilog代碼？
芯片前端工程中，測試驗(yàn)證的核心理念：以提高覆蓋率為核心。設(shè)計(jì)工程師需要關(guān)心的主要有行覆蓋率（Block），條件覆蓋率（Expression），翻轉(zhuǎn)覆
高覆蓋率的Verilog代碼的編寫技巧
設(shè)計(jì)工程師需要關(guān)心的主要有行覆蓋率（Block），條件覆蓋率（Expression），翻轉(zhuǎn)覆蓋率（Toggle），狀態(tài)機(jī)覆蓋率。本文從ASIC設(shè)計(jì)的角度上來討論，如何寫出高
工商網(wǎng)監(jiān)
評論