頻譜監(jiān)測和記錄中SDR的高數(shù)據(jù)速率考慮因素

頻譜監(jiān)測已成為商業(yè)和國防應(yīng)用的關(guān)鍵活動。

第一節(jié)：

越來越多的技術(shù)正在使用前所未有的帶寬水平。盡管捕獲的數(shù)據(jù)有所增加，但通常最好收集盡可能多的頻譜。這給現(xiàn)代頻譜監(jiān)測解決方案帶來了重大問題;近乎實時地分析大量頻譜在計算上非常密集。為了滿足頻譜監(jiān)測的動態(tài)捕獲和處理要求，軟件定義無線電（SDR）和外部數(shù)據(jù)處理系統(tǒng)已成為事實上的標(biāo)準(zhǔn)。高性能頻譜監(jiān)控需要仔細(xì)考慮系統(tǒng)架構(gòu)，以防止系統(tǒng)瓶頸并實現(xiàn)高效的數(shù)據(jù)分析。在高層次上，無線電需要通過高速數(shù)據(jù)鏈路連接到數(shù)據(jù)處理系統(tǒng);最先進的 SDR 利用速度高達(dá) 4x40 Gbps 的無線電到主機連接來全面實現(xiàn)寬帶監(jiān)控。

第二節(jié)：

一旦數(shù)據(jù)從無線電卸載到處理系統(tǒng)，就會出現(xiàn)各種瓶頸。通過網(wǎng)絡(luò)接口卡 （NIC） 攝取數(shù)據(jù)可能會導(dǎo)致各種問題，首先是丟棄數(shù)據(jù)包。并非所有 NIC 都能夠處理多個 Gbps，即使它們通過 PCI 總線連接也是如此。一旦NIC過載，數(shù)據(jù)包將開始被丟棄，從而導(dǎo)致捕獲的數(shù)據(jù)丟失，這在頻譜監(jiān)控應(yīng)用中是不可接受的。基于FPGA的NIC已經(jīng)開發(fā)出來解決這個問題，因為它們可以支持更高的吞吐量。傳統(tǒng) NIC 將以一對一的方式通過總線將數(shù)據(jù)包傳輸?shù)街鳈C控制器，這可能會導(dǎo)致高吞吐量實例中的擁塞。如果使用傳統(tǒng) NIC 攝取大量數(shù)據(jù)，則數(shù)據(jù)包可能會被丟棄，因為它無法預(yù)處理和聚合數(shù)據(jù)包?；?FPGA 的 NIC 可以利用預(yù)處理和壓縮來減少下游處理單元（如 CPU 和其他 FPGA）的攝取工作負(fù)載。

圖 1：典型的引入硬件解決方案

第一節(jié)：

數(shù)據(jù)被計算系統(tǒng)攝取后，將需要對其進行存儲和處理。應(yīng)仔細(xì)設(shè)計系統(tǒng)的體系結(jié)構(gòu)，以最大限度地提高引入速率，同時最大限度地降低硬件成本。典型的硬件配置如圖 1 所示。實施扇出存儲架構(gòu)是高吞吐量頻譜監(jiān)控解決方案的理想選擇，因為它可以降低單個系統(tǒng)組件的性能要求。讓存儲系統(tǒng)利用環(huán)形緩沖區(qū)來提供最大的收集歷史記錄，同時自動丟棄最舊的數(shù)據(jù)也是謹(jǐn)慎的做法。用于頻譜監(jiān)控存儲硬件的 HDD 與 SSD 的選擇既特定于應(yīng)用，也特定于成本。HDD 的價格較低，寫入速度約為 150 MBps，而 PCI 4.0 SSD 更昂貴，但可實現(xiàn)高達(dá) 5，000 MBps 的寫入速度。

具有較低數(shù)據(jù)采集和存儲要求的頻譜監(jiān)控解決方案可以利用 RAID 陣列中的 HDD。RAID 中的兩個 HDD 將支持大約 2.4 Gbps 的攝取速率。這可能看起來很重要，但假設(shè)測量元數(shù)據(jù)未存儲，則僅支持連續(xù)捕獲大約100 MHz帶寬。捕獲GHz帶寬將需要存儲寫入速度提高幾個數(shù)量級，因為許多頻譜監(jiān)控應(yīng)用目前利用多個獨立的無線電接收器來提高性能和捕獲帶寬。為了滿足這一不斷增長的需求，NVMe SSD 是高性能頻譜監(jiān)控存儲的最佳解決方案。單個高性能 NVMe SSD 可以取代 17 HDD RAID 意味著單個設(shè)備可以攝取超過 1600 MHz 的捕獲頻譜。雖然SSD比機械版提供了顯著的性能改進，但許多頻譜監(jiān)控解決方案仍然需要RAID配置。要從最先進的 4x40 Gbps NIC 攝取數(shù)據(jù)，需要一個包含四個高性能 SDD 的條帶陣列。

除了傳輸速度要求外，系統(tǒng)的計算能力還必須能夠滿足攝取和處理要求。隨著捕獲的頻譜量的增加，CPU 和處理卡的能力也會增加。高捕獲帶寬將需要分配多個 CPU 內(nèi)核。存儲 160 Gbps 的數(shù)據(jù)需要大約 25 個 CPU 內(nèi)核專用于引入過程 ［ntop］。建議使用分布式計算架構(gòu)、板載 FPGA 和 GPU 或某種組合來處理這些數(shù)據(jù)的分析。除了 CPU 內(nèi)核之外，在將數(shù)據(jù)寫入 RAID 陣列之前，還應(yīng)分配幾 GB 的 RAM 來緩沖數(shù)據(jù)。對于 HDD 陣列，緩沖區(qū)大小應(yīng)更大以補償寫入延遲，但對于基于 SSD 的存儲解決方案，緩沖區(qū)大小應(yīng)減小。

圖 2：數(shù)據(jù)包捕獲和處理數(shù)據(jù)流

第一節(jié)：

基于 SDR 的頻譜監(jiān)控解決方案的一個顯著優(yōu)勢是它們提供了高水平的可重構(gòu)性。由于硬件配置的可變性，捕獲的元數(shù)據(jù)在分析過程中至關(guān)重要。捕獲帶寬、載波頻率和溫度等參數(shù)可能會有很大差異，并且關(guān)聯(lián)的元數(shù)據(jù)必須與頻譜數(shù)據(jù)一起存儲。眾多SDR供應(yīng)商的存在及其獨特的數(shù)據(jù)包協(xié)議可能會使捕獲數(shù)據(jù)的分析復(fù)雜化。利用符合 VITA49 標(biāo)準(zhǔn)的 SDR 將提高 SDR 平臺數(shù)據(jù)之間的性能和一致性。符合 VITA49 標(biāo)準(zhǔn)的 SDR 數(shù)據(jù)會將捕獲的樣本與元數(shù)據(jù)隔離。元數(shù)據(jù)的分離減少了數(shù)據(jù)傳輸，因為符合 VITA49 標(biāo)準(zhǔn)的 SDR 僅在 SDR 看到更改時才發(fā)送元數(shù)據(jù)數(shù)據(jù)包，為頻譜捕獲數(shù)據(jù)留出更多空間。除了出色的元數(shù)據(jù)處理能力外，VITA49 還支持?jǐn)?shù)據(jù)包的高精度時間戳和定時校正，可補償射頻前端延遲，從而獲得更準(zhǔn)確的元數(shù)據(jù) ［IEEE］。

第一節(jié)：

盡管在許多應(yīng)用中變得越來越普遍，但目前可用的大多數(shù)SDR都無法滿足高性能寬帶頻譜監(jiān)控應(yīng)用的要求。除了高信道帶寬外，許多頻譜監(jiān)控應(yīng)用還需要多個獨立的接收鏈來實現(xiàn)空間信息提取。為了實現(xiàn)高帶寬捕獲和處理，無線電和早期處理系統(tǒng)需要通過高速數(shù)字回程緊密集成。嚴(yán)格的集成要求使交鑰匙 SDR 解決方案能夠提供最佳性能，同時縮短硬件開發(fā)時間。由于數(shù)據(jù)引入和處理要求可能非常嚴(yán)格，因此某些交鑰匙解決方案會將錄制、存儲和回放直接集成到解決方案中，以確保最佳性能。

審核編輯：郭婷