PCIe 5.0：加速云中的數(shù)據(jù)移動(dòng)

PCI Express（PCIe）規(guī)范在3.0代保持了近七年（從2010年到2017年），通道以每秒8千兆傳輸（GT / s）的速度運(yùn)行。

在此期間，計(jì)算和網(wǎng)絡(luò)帶寬需求繼續(xù)快速增長(zhǎng)。在這段時(shí)間即將結(jié)束時(shí)，PCIe 越來越成為提高系統(tǒng)性能的瓶頸。

隨著數(shù)據(jù)處理需求和帶寬需求的不斷加速，業(yè)界采取了更加積極的方法來提升 PCIe 的性能，以確保它與其他技術(shù)保持同步。PCI-SIG已承諾在兩年內(nèi)升級(jí)標(biāo)準(zhǔn)。PCIe 4.0 于 2017 年推出，并于 2019 年底隨著 AMD EPYCTM 7002（羅馬）處理器的推出在主流服務(wù)器中首次亮相。PCIe 4.0 將車道速度提高一倍，達(dá)到 16 GT/s。

然而，由 AI/ML、高性能計(jì)算 （HPC） 和其他數(shù)據(jù)中心工作負(fù)載驅(qū)動(dòng)的對(duì)更大帶寬的需求是永不滿足的。云中的網(wǎng)絡(luò)正在從 100 Ggb 以太網(wǎng) （GbE） 轉(zhuǎn)變?yōu)?400 GbE。因此，雖然 PCIe 4.0 最近才上市，但它已經(jīng)不足以支持這些更快的網(wǎng)絡(luò)速度。因此，在 2022 年初，我們將看到新服務(wù)器架構(gòu)向下一代 PCIe 標(biāo)準(zhǔn)的過渡。

進(jìn)入 PCIe 5.0。PCIe 5.0 標(biāo)準(zhǔn)在性能上又提高了一步，以增加帶寬并最大限度地減少數(shù)據(jù)中心和邊緣的通信延遲。它將數(shù)據(jù)速率擴(kuò)展到 32 GT/s，車道速度比上一代又翻了一番。這允許具有高性能工作負(fù)載的應(yīng)用程序（如基因組學(xué)、AI/ML 訓(xùn)練、視頻轉(zhuǎn)碼和流媒體游戲）的進(jìn)一步發(fā)展，所有這些應(yīng)用程序的復(fù)雜性都在增加，并且要求越來越并行處理。

由于需要高帶寬，企業(yè)和云數(shù)據(jù)中心有望成為PCIe 5.0的早期采用者。然而，鑒于越來越多的低延遲和時(shí)間敏感型應(yīng)用程序，PCIe 5.0 在邊緣的采用將很快隨之而來。典型的超大規(guī)模數(shù)據(jù)中心可以幫助說明接口的部署位置。

超大規(guī)模數(shù)據(jù)中心有三個(gè)主要元素：網(wǎng)絡(luò)、計(jì)算和存儲(chǔ)。這是一種非常典型的云架構(gòu)，也稱為數(shù)據(jù)中心的葉脊架構(gòu)。在此體系結(jié)構(gòu)的基本節(jié)點(diǎn)上是服務(wù)器機(jī)架，這些機(jī)架組合在一起形成群集?；居?jì)算，處理，基本上發(fā)生在這些服務(wù)器中。隨著工作負(fù)載變得越來越復(fù)雜，并行性也在增加，從而推動(dòng)了東/西流量（數(shù)據(jù)中心內(nèi)流量）的增加。

此外，應(yīng)用程序現(xiàn)在跨越機(jī)架內(nèi)的多個(gè)服務(wù)器或多個(gè)機(jī)架。架頂式 （ToR） 交換機(jī)負(fù)責(zé)機(jī)架內(nèi)服務(wù)器之間的數(shù)據(jù)流量交換。連接這些是葉交換機(jī)，可在群集內(nèi)的機(jī)架之間實(shí)現(xiàn)數(shù)據(jù)流量。

再往上一層，有一個(gè)骨干交換機(jī)，使流量能夠在數(shù)據(jù)中心內(nèi)的集群之間流動(dòng)。ToR 交換機(jī)的前面板是以太網(wǎng) QSFP 節(jié)點(diǎn)，將其連接到機(jī)架內(nèi)的服務(wù)器。服務(wù)器在 ToR 交換機(jī)的以太網(wǎng)連接的另一端有一個(gè)網(wǎng)絡(luò)接口卡 （NIC）。

400 GbE 是一種雙向鏈路，可在兩個(gè)方向上提供每秒 400 千兆位 （Gb/s） 的帶寬。這意味著 800 Gb/s 或每秒 100 GB （GB/s） 的總帶寬。PCIe 5.0 也是雙向的，通常實(shí)例化為 x16 接口。這意味著 32 GT/s，雙工乘以 2，乘以 16 通道，除以每字節(jié) 8 位，（32 x 2 x 16）/8 或 124 GB/s。這足以支持全速運(yùn)行的 400 GbE NIC，而 PCIe 4.0 實(shí)施的 16 GT/s 數(shù)據(jù)速率則無法支持。

PCIe 5.0 也提高了在 CPU 和 SSD 控制器之間對(duì) NVMe 驅(qū)動(dòng)器進(jìn)行非?？焖俚囊曨l存儲(chǔ)訪問所需的性能。從存儲(chǔ)的角度來看，視頻正在擴(kuò)展到越來越高的分辨率，這意味著控制器和CPU之間的接口必須變得越來越快，而U.2外形尺寸需要x4接口。以 PCIe 5.0 的速度運(yùn)行，這意味著 32 GB/s 的總帶寬。

這種對(duì)帶寬的貪婪需求永無止境。更多的帶寬可以提高工作負(fù)載，使新的應(yīng)用程序成為可能，這些應(yīng)用程序在永無止境的良性循環(huán)中再次需要更多的帶寬。PCIe 5.0 代表了最新一代的系統(tǒng)接口標(biāo)準(zhǔn)，它正變得無處不在，用于連接計(jì)算設(shè)備內(nèi)部的芯片，就像以太網(wǎng)用于設(shè)備之間的連接一樣。隨著PCI Express標(biāo)準(zhǔn)現(xiàn)在處于兩年的升級(jí)節(jié)奏，PCIe 5.0將成為邁向更高水平的計(jì)算性能的重要組成部分。

審核編輯：郭婷