過孔串擾的問題

在硬件系統(tǒng)設計中，通常我們關(guān)注的串擾主要發(fā)生在連接器、芯片封裝和間距比較近的平行走線之間。但在某些設計中，高速差分過孔之間也會產(chǎn)生較大的串擾，本文對高速差分過孔之間的產(chǎn)生串擾的情況提供了實例仿真分析和解決方法。

高速差分過孔間的串擾

對于板厚較厚的PCB來說，板厚有可能達到2.4mm或者3mm。以3mm的單板為例，此時一個通孔在PCB上Z方向的長度可以達到將近118mil。如果PCB上有0.8mm pitch的BGA的話，BGA器件的扇出過孔間距只有大約31.5mil。

如下圖所示，兩對相鄰差分過孔之間Z方向的并行長度H大于100mil，而兩對差分過孔在水平方向的間距S=31.5mil。在過孔之間Z方向的并行距離遠大于水平方向的間距時，就要考慮高速信號差分過孔之間的串擾問題。

順便提一下，高速PCB設計的時候應該盡可能最小化過孔stub的長度，以減少對信號的影響。如下圖示，靠近Bottom層走線這樣Stub會比較短，或者可以采用背鉆的方式。

差分過孔間串擾的仿真分析

下面是對一個板厚為3mm，0.8mm BGA扇出過孔pitch為31.5mil，過孔并行距離H=112mil的設計實例進行的仿真。

如下圖所示，我們根據(jù)走線將4對差分對定義成8個差分端口。

假設差分端口D1—D4是芯片的接收端，我們通過觀察D5、D7、D8端口對D2端口的遠端串擾來分析相鄰通道的串擾情況。

由下圖所示的結(jié)果我們可以看到距離較近的兩個通道，通道間的遠端串擾可以達到-37dB@5GHz和-32dB@10GHz，需要進一步優(yōu)化設計來減小串擾。

也許讀到這里會產(chǎn)生疑問：如何判定是差分過孔引起的串擾而不是差分走線引起的串擾呢?

為了說明這個問題，我們將上述的實例分成BGA扇出區(qū)域和差分走線兩部分分別進行仿真。仿真結(jié)果如下圖所示：

從上圖右側(cè)的仿真結(jié)果可以看出差分走線間的串擾都在-50dB以下，在10GHz頻段下甚至達到了 -60dB以下。而BGA扇出區(qū)域的串擾和原來整體仿真的串擾數(shù)值比較接近。

從上圖中的仿真結(jié)果我們可以得出在上述實例中差分過孔間的串擾起主要作用。

差分過孔間串擾的優(yōu)化

了解了此類問題產(chǎn)生串擾的根源，優(yōu)化差分過孔之間串擾的方法就比較明確了。增加差分過孔之間的間距是簡單易行并且十分有效的方法。我們在實例原設計的基礎上將差分過孔位置進行了優(yōu)化，使得每對差分過孔之間的間距大于75mil。

從下圖所示的仿真結(jié)果以及表1的數(shù)據(jù)對比可以看出，優(yōu)化后的遠端串擾比原設計在15GHz頻帶內(nèi)有15~20dB的改善，在15~20GHz頻帶內(nèi)有10dB的改善。

最后，說一點個人想法：高速產(chǎn)品，比如服務器、交換機等，厚度超過2mm，考慮背鉆的時候，就該考慮Z軸的串擾問題，串擾肯定是有。本文給出的方法是：拉大過孔間距。方法簡單粗暴，也有相關(guān)數(shù)據(jù)支撐，實際的產(chǎn)品，PCB板設計中，布局空間的問題，一般給不到75mils的間距要求，應用難度有點大。如果能給出一個可行且優(yōu)化的數(shù)值，那就更好了。

審核編輯：湯梓紅