系統(tǒng)級(jí)測(cè)試有什么獨(dú)到之處?

在半導(dǎo)體晶體管尺寸不斷縮小、芯片功能日益復(fù)雜的趨勢(shì)下，測(cè)試已成為產(chǎn)品落地生產(chǎn)前的關(guān)鍵一環(huán)。而伴隨著更嚴(yán)格的可接受質(zhì)量水平（AQL）認(rèn)證推出，測(cè)試的方法也在不斷推陳出新。其中，系統(tǒng)級(jí)測(cè)試（簡(jiǎn)稱SLT）就是其中一種重要方法。

事實(shí)上，現(xiàn)在備受工程師關(guān)注的、能夠解決很多測(cè)試問題的系統(tǒng)級(jí)測(cè)試并不是現(xiàn)在才出現(xiàn)的技術(shù)，至少在計(jì)算領(lǐng)域，它從90年代末就開始在使用。如今，隨著芯片所集成的晶體管數(shù)量呈指數(shù)級(jí)增長(zhǎng)，芯片的復(fù)雜程度也日漸提升。在這種情況下，更多IC制造廠商采用SLT來提升芯片系統(tǒng)的良品率與質(zhì)量水平。

系統(tǒng)級(jí)測(cè)試有什么獨(dú)到之處？

什么是SLT，它為什么與眾不同？能夠解決什么問題？

SLT亦稱為功能測(cè)試，是在模擬終端使用場(chǎng)景中對(duì)待測(cè)芯片（DUT）進(jìn)行測(cè)試的一種方法，通過運(yùn)行操作系統(tǒng)和使用待測(cè)芯片執(zhí)行通用或目標(biāo)應(yīng)用測(cè)試，無需像傳統(tǒng)自動(dòng)測(cè)試設(shè)備（ATE）那樣創(chuàng)建測(cè)試向量。SLT仍需要編寫測(cè)試，但編寫方式不同。

那么，SLT有哪些獨(dú)到之處和優(yōu)勢(shì)呢？

過去20年中，整個(gè)SLT市場(chǎng)有相當(dāng)大的增長(zhǎng)。手機(jī)和平板電腦中移動(dòng)處理器的復(fù)雜性、關(guān)鍵性任務(wù)的增加，以及產(chǎn)品上市時(shí)間競(jìng)爭(zhēng)都是推動(dòng)其增長(zhǎng)的主要原因。

SLT之所以使用日漸普遍，是因?yàn)樾酒袠I(yè)的許多趨勢(shì)正在推動(dòng)其普及。

首先是質(zhì)量要求日益提高，過去10年，人們更加依賴手機(jī)等電子設(shè)備，芯片的高質(zhì)量要求促使制造商對(duì)其芯片和系統(tǒng)進(jìn)行全面測(cè)試，以減少終端用戶購(gòu)買產(chǎn)品后遇到問題的可能性。為此，移動(dòng)領(lǐng)域的SLT正在進(jìn)入快速增長(zhǎng)模式。

汽車領(lǐng)域的趨勢(shì)尤為明顯，在輔助自動(dòng)駕駛汽車中，利用電子設(shè)備或軟件感知事件，并通過自動(dòng)轉(zhuǎn)向或制動(dòng)對(duì)事件做出反應(yīng)。ADAS（高級(jí)駕駛輔助系統(tǒng)）的關(guān)鍵任務(wù)要求更高的標(biāo)準(zhǔn)，這意味著在應(yīng)用中運(yùn)行的超高功率器件、混合信號(hào)器件性能、平臺(tái)效率和熱穩(wěn)定性至關(guān)重要。

從市場(chǎng)競(jìng)爭(zhēng)角度來看，芯片供應(yīng)商不斷將技術(shù)推向極限，以提高性能、電池續(xù)航和良率，這意味著他們需要做好以下事情：

盡早交付新工藝節(jié)點(diǎn)的產(chǎn)品，盡管工藝缺陷率可能比較高。

盡可能以低電壓運(yùn)行，以延長(zhǎng)電池續(xù)航時(shí)間。

微調(diào)PLL設(shè)置使良率最大化。

采用更前沿的封裝技術(shù)來提高晶體管密度和性能。

另外，在汽車的信息娛樂部分，汽車公司比以往任何時(shí)候都更接近技術(shù)的前沿，采用尖端技術(shù)實(shí)現(xiàn)更高的穩(wěn)定性將有助于縮短汽車信息娛樂產(chǎn)品的上市時(shí)間。

未來，SLT的下一個(gè)增長(zhǎng)領(lǐng)域是大數(shù)據(jù)處理和邊緣/云AI（人工智能）應(yīng)用，它將有可能超過計(jì)算領(lǐng)域。

鑒于上述需求，必須通過大量測(cè)試來確保成品中使用的是優(yōu)質(zhì)元器件。隨著技術(shù)不斷推向極限，使用SLT有助于防止故障漏檢，確保元器件達(dá)到所需的高質(zhì)量水平。此外，在提高產(chǎn)品質(zhì)量的同時(shí)，在盡可能靠近終端應(yīng)用的地方運(yùn)行設(shè)備，也有助于縮短產(chǎn)品上市時(shí)間。

傳統(tǒng)測(cè)試覆蓋率變得更具有挑戰(zhàn)性

IC制造商正在將更多的功能壓縮到給定芯片中，既有自研，又有第三方設(shè)計(jì)。以移動(dòng)處理器為例，早期幾乎沒有很多功能，只支持通話。今天，其功能已涵蓋圖形、圖像處理、高級(jí)安全等;過去的通信是數(shù)字處理，現(xiàn)在采用語音和生物特征數(shù)據(jù)處理，甚至包含專用神經(jīng)網(wǎng)絡(luò)等AI算法處理，AP需要與高速內(nèi)存集成。

除了移動(dòng)設(shè)備，處理器還可以做很多重要的事情，如健康功能、記錄和存儲(chǔ)、連接和控制、與汽車周圍的傳感器通信、確保安全、通過機(jī)器學(xué)習(xí)人工智能簡(jiǎn)化人們的生活。與這些功能塊交互相關(guān)的故障可能特別難以捕捉，尤其是當(dāng)其中的測(cè)試接口使用不同語言時(shí)。

所有這些新功能被壓縮到一個(gè)AP中，也使晶體管數(shù)量持續(xù)增長(zhǎng)，并超越了摩爾定律。不過，隨著行業(yè)持續(xù)創(chuàng)新，人們預(yù)測(cè)的摩爾定律的極限似乎還沒有到來。

當(dāng)然，測(cè)試挑戰(zhàn)不僅僅是功能，當(dāng)我們將成倍增長(zhǎng)的晶體管擠進(jìn)IC時(shí)，有時(shí)需要做出權(quán)衡，可能導(dǎo)致開始侵蝕通過傳統(tǒng)方法實(shí)現(xiàn)的測(cè)試覆蓋率。過去幾年的實(shí)踐證明，隨著晶體管數(shù)量的增加，測(cè)試量正在大幅增長(zhǎng)。而讓ATE以與晶體管數(shù)相同的指數(shù)速度增長(zhǎng)是很難實(shí)現(xiàn)的。

因此，隨著復(fù)雜性的增加，出現(xiàn)缺陷的幾率更高，需要更多的測(cè)試，以避免缺陷率不斷增加。SLT可以幫助我們解決這些問題。

如何運(yùn)行SLT？

SLT是以與最終用途緊密匹配的方式對(duì)產(chǎn)品進(jìn)行的功能測(cè)試，其“系統(tǒng)”部分在定制的系統(tǒng)級(jí)測(cè)試板上實(shí)現(xiàn)。

SLT的測(cè)試流程包括：

第一是執(zhí)行特定操作，運(yùn)行一些系統(tǒng)中固有的器件通用功能和目標(biāo)應(yīng)用程序（如啟動(dòng)芯片或加載操作系統(tǒng)），或運(yùn)行某些模塊編寫的特定程序（如性能評(píng)估程序），并驗(yàn)證是否都能按預(yù)期工作。使用的“系統(tǒng)級(jí)測(cè)試板” 類似于提供給客戶的“參考設(shè)計(jì)”或評(píng)估板。

第二是判斷該操作是否成功，依據(jù)測(cè)試的結(jié)果或該操作的成功/失敗進(jìn)行衡量。例如，在驗(yàn)證某個(gè)內(nèi)部進(jìn)程是否成功執(zhí)行時(shí)，可以用操作系統(tǒng)能否成功啟動(dòng)，或是檢查某個(gè)測(cè)量值（性能測(cè)試結(jié)果與閥值的比較）作為判斷的依據(jù)。

大多數(shù)情況下，SLT中的系統(tǒng)都配備一些板載處理器來執(zhí)行測(cè)試流程。由于片上系統(tǒng)（SoC）和系統(tǒng)級(jí)封裝（SiP）芯片是SLT的主要測(cè)試對(duì)象，因此測(cè)試用處理器通常就是待測(cè)芯片的一部分。如果不是此種情況，待測(cè)芯片的外圍測(cè)試系統(tǒng)通常要配備一個(gè)合適的處理器。

被測(cè)器件周圍的SLTB電路可以根據(jù)需求的變化而變化;還可以快速、輕松地在屏幕上顯示最終客戶報(bào)告的故障逃逸。而要在ATE上實(shí)現(xiàn)這一點(diǎn)，必須進(jìn)行大量的故障分析，將功能故障追溯到晶體管級(jí)別，以查看是否有能力捕獲它。另一方面，SLT可以采用激發(fā)故障的確切用例，并快速將此功能測(cè)試添加到SLT測(cè)試中，幾乎可以立即停止?jié)B流（bleeding），同時(shí)返回并挖掘出故障逃逸的根本原因。

不過，由于SLT是模擬真實(shí)終端使用場(chǎng)景的功能測(cè)試，而不是ATE中的結(jié)構(gòu)測(cè)試，SLT的測(cè)試時(shí)間通常比傳統(tǒng)ATE長(zhǎng)得多。因此，并行測(cè)試效率的概念對(duì)于保持SLT的成本效益變得更加重要。ATE測(cè)試時(shí)間以10秒為單位，SLT則以分鐘或10分鐘為單位?？梢韵胂?，要想達(dá)到最高效率，就需要在每個(gè)系統(tǒng)中增加一個(gè)數(shù)量級(jí)的并測(cè)工位。

由于測(cè)試時(shí)間較長(zhǎng)，與傳統(tǒng)ATE測(cè)試相比，SLT測(cè)試設(shè)備具有更高的工位密度和更低的工位成本。

歸根結(jié)底還是成本

為什么SLT是一個(gè)好的解決方案，歸根結(jié)底是成本。在SLT總體測(cè)試策略中，人們總是希望盡早捕獲，以避免下游的工藝成本。ATE晶圓測(cè)試在流程早期捕獲故障方面表現(xiàn)出色，包括：晶體管級(jí)問題、對(duì)變化頻率/電壓級(jí)的敏感性、遵守基本設(shè)計(jì)規(guī)范等。

有些故障是在封裝過程產(chǎn)生的，將運(yùn)行ATE終測(cè)來篩選這些問題。然而，仍然有一些故障非常微妙和復(fù)雜，以至于因?yàn)橐粋€(gè)小的DPPM級(jí)別無法通過測(cè)試驗(yàn)收流程。

對(duì)于高常規(guī)質(zhì)量級(jí)別要求，ATE成本通常會(huì)隨著測(cè)試時(shí)間的延長(zhǎng)而增加。這種增加在總體上是可控的，且在一定程度上是線性的。但在非常高的復(fù)雜度/晶體管數(shù)下，要提供相同的質(zhì)量水平，ATE成本最終會(huì)達(dá)到曲線的拐點(diǎn)，開始呈指數(shù)增長(zhǎng)。

這主要是因?yàn)榘l(fā)現(xiàn)這些故障需要花費(fèi)大量時(shí)間，而且還需要用跟周邊器件一起測(cè)試，其中一些是在今天的ATE上完成的，包括一些級(jí)別的參數(shù)測(cè)試和功能測(cè)試。然而，在某些情況下，額外電路數(shù)量和測(cè)試的長(zhǎng)度會(huì)導(dǎo)致該策略崩潰。有趣的一點(diǎn)是，SLT成本/測(cè)試時(shí)間并沒有隨著復(fù)雜性的增加而增加，因?yàn)樗皇菃?dòng)一個(gè)正在運(yùn)行的應(yīng)用程序。這就是說，對(duì)于捕捉晶體管級(jí)設(shè)計(jì)參數(shù)故障，它不是一種非常經(jīng)濟(jì)有效的方法。在過去50年的歷史中，ATE非常擅長(zhǎng)捕捉這些故障。

為什么ATE中捕獲的許多故障類在SLT中會(huì)捕獲不到？這是因?yàn)?，與ATE不同，SLT并沒有系統(tǒng)地測(cè)試每一個(gè)晶體管及其參數(shù)，而只是在器件內(nèi)測(cè)試真實(shí)世界應(yīng)用的一個(gè)子集，并查看功能結(jié)果。而運(yùn)行每一個(gè)可以想象的應(yīng)用程序來激發(fā)每一個(gè)晶體管并產(chǎn)生故障幾乎是不可能的。

SLT的經(jīng)濟(jì)有效在于發(fā)現(xiàn)合理百分比的故障，這些故障是由于ATE無法測(cè)試的區(qū)域或同時(shí)刺激芯片及其外圍的多個(gè)IP模塊造成的。

單個(gè)SLT系統(tǒng)的成本可能與ATE系統(tǒng)相似，或略高于ATE系統(tǒng)，但并測(cè)性（一次測(cè)試的器件數(shù)量）要高得多，因此每個(gè)器件的成本可能約為ATE的1/4或以下。

因?yàn)橛羞@么多芯片同時(shí)并行測(cè)試，所以每個(gè)芯片的SLT測(cè)試成本低于ATE。它也是一個(gè)很好的環(huán)境，可以用真實(shí)世界的芯片應(yīng)用場(chǎng)景運(yùn)行在ATE上不可能實(shí)現(xiàn)的測(cè)試。

在復(fù)雜度繼續(xù)呈指數(shù)增長(zhǎng)且任務(wù)關(guān)鍵型應(yīng)用數(shù)量不斷增長(zhǎng)的情況下，將ATE和SLT策略結(jié)合起來是維持極高質(zhì)量水平和最低成本的理想解決方案。

從以下幾個(gè)圖中可以看到有關(guān)成本的幾個(gè)方面：在某種程度上，ATE成本與復(fù)雜性/晶體管數(shù)呈線性關(guān)系;SLT不是捕捉“典型”ATE故障的經(jīng)濟(jì)有效的方法;SLT在篩選出測(cè)試流程結(jié)束時(shí)最后幾個(gè)難以發(fā)現(xiàn)的故障方面非常經(jīng)濟(jì)有效;因此，對(duì)于具有非常高質(zhì)量需求的應(yīng)用，將SLT添加到現(xiàn)有ATE測(cè)試流程后通常是最具成本效益的總體測(cè)試策略。

為什么是Teradyne？

需要指出的是：在部署SLT時(shí)，并不總是要孤注一擲。許多公司在是否進(jìn)行SLT測(cè)試以及用SLT測(cè)試其產(chǎn)品的百分比方面采用了不同的理念。這是一種綜合考慮多種因素，平衡成本的行為，每個(gè)公司/應(yīng)用的理念通常略有不同。

Teradyne的SLT 測(cè)試機(jī)的優(yōu)勢(shì)之一是真正的并測(cè)，每個(gè)芯片完全獨(dú)立于其相鄰芯片，這是執(zhí)行SLT與批處理的更有效的方法。

另外，在Teradyne的存儲(chǔ)測(cè)試業(yè)務(wù)部中有一個(gè)專門的技術(shù)團(tuán)隊(duì)，十多年來他們成功設(shè)計(jì)制造超大規(guī)模自動(dòng)化生產(chǎn)平臺(tái)。作為半導(dǎo)體測(cè)試領(lǐng)域的全球領(lǐng)導(dǎo)者，Teradyne將存儲(chǔ)自動(dòng)化架構(gòu)和專業(yè)知識(shí)與半導(dǎo)體測(cè)試知識(shí)相結(jié)合，利用其Titan平臺(tái)將差異化的SLT自動(dòng)化和測(cè)試解決方案推向市場(chǎng)，幫助用戶解決測(cè)試方面的難題。

SLT是ATE測(cè)試設(shè)備觸達(dá)市場(chǎng)的補(bǔ)充測(cè)試步驟和擴(kuò)展，Teradyne提供支持整個(gè)測(cè)試生命周期的解決方案，有助于以最優(yōu)的時(shí)間實(shí)現(xiàn)最大的測(cè)試覆蓋率和最高的質(zhì)量。

結(jié)語

SLT已存在了將近30年，主要用于尖端大型數(shù)字計(jì)算應(yīng)用，它是在系統(tǒng)級(jí)測(cè)試板上使用專用外圍設(shè)備對(duì)芯片進(jìn)行的應(yīng)用場(chǎng)景測(cè)試，用來捕獲最后0.00xx%的故障，并實(shí)現(xiàn)最低可能的逃錯(cuò)率。

SLT的增長(zhǎng)源于對(duì)質(zhì)量的需求不斷增加，以及關(guān)鍵任務(wù)電子應(yīng)用場(chǎng)景的迅速增長(zhǎng)、芯片器件的復(fù)雜性迅速增加，以及上市時(shí)間窗口的不斷縮小，特別是某些故障類別僅能在真實(shí)應(yīng)用場(chǎng)景下顯現(xiàn)。

Teradyne充分利用半導(dǎo)體ATE業(yè)務(wù)的技術(shù)，提供SLT差異化量產(chǎn)異步自動(dòng)化平臺(tái)，服務(wù)于廣大手機(jī)應(yīng)用處理器客戶，展現(xiàn)了市場(chǎng)的領(lǐng)先地位，并向汽車和HPC領(lǐng)域不斷推進(jìn)。

審核編輯 ：李倩