0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

怎樣測(cè)量加法器的速度?器件延遲的時(shí)間長(zhǎng)度!

范哲 ? 來(lái)源:80度 ? 作者:80度 ? 2022-10-30 17:53 ? 次閱讀

S分段C覆蓋并行加法器

第一章:設(shè)計(jì)

經(jīng)過(guò)學(xué)習(xí),行波進(jìn)位加法器RCA和超前進(jìn)位加法器CLA后。

自己動(dòng)手設(shè)計(jì)一個(gè)八位二進(jìn)制加法器。

經(jīng)過(guò)分析,二進(jìn)制加法,可以分成三種情況。

poYBAGNc-R2AMEM0AAClrJC_E40819.png

A:最特殊情況,兩個(gè)八位二進(jìn)制數(shù)的相同位,不同時(shí)為1,這樣就不會(huì)產(chǎn)生進(jìn)位。

B:特殊情況,兩個(gè)數(shù)相加,產(chǎn)生進(jìn)位C,但是更高一位的S是0。

Ω:普通情況,產(chǎn)生進(jìn)位后,需要繼續(xù)進(jìn)位的情況。

對(duì)于A:8個(gè)半加器就可以輸出正確答案。

對(duì)于B:8個(gè)半加器輸出S和C,用Cn和Sn+1異或,就可以輸出正確答案。

對(duì)于Ω:就需要發(fā)現(xiàn)規(guī)律。

當(dāng)?shù)臀籆向高位S進(jìn)位時(shí),有兩種情況。

S=0,則直接進(jìn)位。

S=1,則本位異或?yàn)?,進(jìn)位C向更高位,繼續(xù)進(jìn)位,直到遇見(jiàn)S=0。

所以需要一種靈活的電路,當(dāng)S=1時(shí),能夠把低位C搬運(yùn)到高位去。

把S組成的0111結(jié)構(gòu)稱為段,C=0時(shí),異或出結(jié)果0111。C=1時(shí),異或出結(jié)果1000。進(jìn)位將是向段進(jìn)位的。

下圖就是最終電路設(shè)計(jì)。使用八個(gè)串聯(lián)的傳輸門(mén),由各位的S控制通斷,靈活分配進(jìn)位C。

pYYBAGNc-R2AI9BpAAK5UcPCmys724.png

由于低位C為1,向高位進(jìn)位,S為0時(shí),N邏輯傳輸門(mén)截止,P邏輯傳輸門(mén)導(dǎo)通,本位C可以通過(guò)P邏輯傳輸門(mén)進(jìn)入到下級(jí)異或門(mén)參與運(yùn)算得到運(yùn)算結(jié)果;當(dāng)S為1時(shí),N邏輯傳輸門(mén)導(dǎo)通,P邏輯傳輸門(mén)截止,此時(shí)本位C無(wú)法參與下級(jí)異或門(mén)運(yùn)算,低位C則可以通過(guò)N邏輯傳輸門(mén)進(jìn)入下級(jí)異或門(mén)參與運(yùn)算,直到遇到S=0時(shí)停止。低位C和段內(nèi)S異或運(yùn)算,得到計(jì)算結(jié)果。依次從低位到高位看S的值,從S為1開(kāi)始到S為0,稱之為一段,此段內(nèi)的所有C都會(huì)被低位C(本級(jí)S為1的上一級(jí)C)“覆蓋”,結(jié)果為新C。當(dāng)S出現(xiàn)極端情況0111...0結(jié)構(gòu)的段時(shí),最低位的C覆蓋所有高位C參與運(yùn)算。

計(jì)算機(jī)是如何計(jì)算的(視頻有利于理解設(shè)計(jì))

1探索篇

2設(shè)計(jì)篇

3優(yōu)化篇

第二章:proteus驗(yàn)證。示波器測(cè)延遲

經(jīng)過(guò)Proteus 7.8的驗(yàn)證,設(shè)計(jì)的加法器,能夠計(jì)算出正確結(jié)果。

使用虛擬示波器測(cè)出RCA和SCA(本設(shè)計(jì))的延遲時(shí)間:

加法器延遲 4位 8位 16位 32位
RCA 1.3微秒 1.64微秒 2.4微秒 3.8微秒
SCA 1.4微秒 1.4微秒 1.4微秒 1.4微秒

RCA:

poYBAGNc-R2AdpO_AAUuOXTeboY462.png

pYYBAGNc-R2AHE6nAAV73QlYrCU357.pngpYYBAGNc-R2AGg1fAARRgiaI6YI290.pngpoYBAGNc-R2AFYT6AANv5oFKEUQ451.png

SCA:

poYBAGNc-R6AKMwGAAUMCGafuAM291.pngpoYBAGNc-R6AZGFeAAV_bW3BAQo403.pngpoYBAGNc-R6AdnCFAASVFbyamtA128.pngpYYBAGNc-R6Adbh1AAQA84kROlU017.png

以上是,Proteus7.8的測(cè)試結(jié)果

第三章:multisim驗(yàn)證。示波器測(cè)延遲

使用multisim 14的虛擬示波器測(cè)出RCA和SCA(本設(shè)計(jì))的延遲時(shí)間:

加法器延遲 4位 8位 16位
RCA 723納秒 1439納秒 2879納秒
SCA 454納秒 454納秒 454納秒

RCA:

poYBAGNc-R6ASSBnAAVACJSCncc500.pngpYYBAGNc-R6AZV5gAAVACJSCncc074.pngpYYBAGNc-R6ALSVJAAVfvOSo4cw994.png

SCA:

pYYBAGNc-R6AIcSfAAT_3ATTduc421.pngpoYBAGNc-R-AZM-EAAUNWDjUKbE160.pngpoYBAGNc-R6ARS8UAAWldrptKqk057.png

以上是,multisim 14的測(cè)試結(jié)果

第四章:PCB實(shí)物驗(yàn)證延遲

由于模擬軟件的延遲測(cè)試,僅僅只能參考。

計(jì)劃利用74HC系列芯片,制作出RCA和SCA(本設(shè)計(jì))的PCB電路板。使用示波器對(duì)兩種加法器進(jìn)行對(duì)比。

SCA-4示波器測(cè)延遲:

pYYBAGNc-R-AaveZAAQHDrz9LlM322.png

RCA-4示波器測(cè)延遲:

pYYBAGNc-R-AeaXVAAOGPDPoPHY247.png

實(shí)物圖:

pYYBAGNc-ayAZR5BAC4ukU2Jj_c933.png

中間兩行是輸入開(kāi)關(guān),為A1-4,B1-4D的輸入,SW9為Cin。

上半部分的5顆芯片,組成RCA-4,

下半部分的6顆芯片,組成SCA-4。LED輸出結(jié)果。

開(kāi)關(guān)向右波動(dòng)為3V,開(kāi)關(guān)向左波動(dòng)為0V。

圖中A為1111,B為0000。輸出LED顯示1111。

結(jié)果正確。

已經(jīng)試過(guò)所有的4位加法,全部正確。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電路設(shè)計(jì)
    +關(guān)注

    關(guān)注

    6676

    文章

    2453

    瀏覽量

    204460
  • Proteus
    +關(guān)注

    關(guān)注

    79

    文章

    1692

    瀏覽量

    106607
  • 加法器
    +關(guān)注

    關(guān)注

    6

    文章

    183

    瀏覽量

    30131
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    運(yùn)算放大器的同相加法器和反相加法器

      運(yùn)算放大器構(gòu)成加法器 可以分為同相加法器和反相加法器
    發(fā)表于 08-05 17:17 ?3.1w次閱讀
    運(yùn)算放大器的同相<b class='flag-5'>加法器</b>和反相<b class='flag-5'>加法器</b>

    什么是加法器?加法器的原理是什么 ?

    什么是加法器加法器的原理是什么 反相加法器等效原理圖解析
    發(fā)表于 03-11 06:30

    加法器,加法器是什么意思

    加法器,加法器是什么意思 加法器 :  加法器是為了實(shí)現(xiàn)加法的?! 〖词钱a(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與
    發(fā)表于 03-08 16:48 ?5560次閱讀

    十進(jìn)制加法器,十進(jìn)制加法器工作原理是什么?

    十進(jìn)制加法器,十進(jìn)制加法器工作原理是什么?   十進(jìn)制加法器可由BCD碼(二-十進(jìn)制碼)來(lái)設(shè)計(jì),它可以在二進(jìn)制加法器的基礎(chǔ)上加上適當(dāng)?shù)摹靶U边壿媮?lái)實(shí)現(xiàn),該校正邏
    發(fā)表于 04-13 10:58 ?1.4w次閱讀

    FPU加法器的設(shè)計(jì)與實(shí)現(xiàn)

    浮點(diǎn)運(yùn)算器的核心運(yùn)算部件是浮點(diǎn)加法器,它是實(shí)現(xiàn)浮點(diǎn)指令各種運(yùn)算的基礎(chǔ),其設(shè)計(jì)優(yōu)化對(duì)于提高浮點(diǎn)運(yùn)算的速度和精度相當(dāng)關(guān)鍵。文章從浮點(diǎn)加法器算法和電路實(shí)現(xiàn)的角度給出設(shè)計(jì)
    發(fā)表于 07-06 15:05 ?47次下載
    FPU<b class='flag-5'>加法器</b>的設(shè)計(jì)與實(shí)現(xiàn)

    8位加法器和減法器設(shè)計(jì)實(shí)習(xí)報(bào)告

    8位加法器和減法器設(shè)計(jì)實(shí)習(xí)報(bào)告
    發(fā)表于 09-04 14:53 ?134次下載

    同相加法器電路原理與同相加法器計(jì)算

    同相加法器輸入阻抗高,輸出阻抗低 反相加法器輸入阻抗低,輸出阻抗高.加法器是一種數(shù)位電路,其可進(jìn)行數(shù)字的加法計(jì)算。當(dāng)選用同相加法器時(shí),如A輸
    發(fā)表于 09-13 17:23 ?5.8w次閱讀
    同相<b class='flag-5'>加法器</b>電路原理與同相<b class='flag-5'>加法器</b>計(jì)算

    怎么設(shè)計(jì)一個(gè)32位超前進(jìn)位加法器?

    最近在做基于MIPS指令集的單周期CPU設(shè)計(jì),其中的ALU模塊需要用到加法器,但我們知道普通的加法器是串行執(zhí)行的,也就是高位的運(yùn)算要依賴低位的進(jìn)位,所以當(dāng)輸入數(shù)據(jù)的位數(shù)較多時(shí),會(huì)造成很大的延遲
    發(fā)表于 07-09 10:42 ?2.1w次閱讀
    怎么設(shè)計(jì)一個(gè)32位超前進(jìn)位<b class='flag-5'>加法器</b>?

    12位加法器的實(shí)驗(yàn)原理和設(shè)計(jì)及腳本及結(jié)果資料說(shuō)明

    加法器是數(shù)字系統(tǒng)中的基本邏輯器件。例如:為了節(jié)省資源,減法器和硬件乘法器都可由加法器來(lái)構(gòu)成。但寬位加法器
    發(fā)表于 04-15 08:00 ?4次下載
    12位<b class='flag-5'>加法器</b>的實(shí)驗(yàn)原理和設(shè)計(jì)及腳本及結(jié)果資料說(shuō)明

    加法器設(shè)計(jì)代碼參考

    介紹各種加法器的Verilog代碼和testbench。
    發(fā)表于 05-31 09:23 ?19次下載

    加法器的原理及采用加法器的原因

    有關(guān)加法器的知識(shí),加法器是用來(lái)做什么的,故名思義,加法器是為了實(shí)現(xiàn)加法的,它是一種產(chǎn)生數(shù)的和的裝置,那么加法器的工作原理是什么,為什么要采用
    的頭像 發(fā)表于 06-09 18:04 ?5181次閱讀

    鏡像加法器的電路結(jié)構(gòu)及仿真設(shè)計(jì)

    鏡像加法器是一個(gè)經(jīng)過(guò)改進(jìn)的加法器電路,首先,它取消了進(jìn)位反相門(mén);
    的頭像 發(fā)表于 07-07 14:20 ?2880次閱讀
    鏡像<b class='flag-5'>加法器</b>的電路結(jié)構(gòu)及仿真設(shè)計(jì)

    同相加法器和反相加法器的區(qū)別是什么

    同相加法器和反相加法器是運(yùn)算放大器在模擬電路設(shè)計(jì)中常用的兩種基本電路結(jié)構(gòu),它們?cè)谛盘?hào)處理方面有著不同的特性和應(yīng)用場(chǎng)景。
    的頭像 發(fā)表于 05-23 14:35 ?2627次閱讀

    加法器的原理是什么 加法器有什么作用

    加法器是數(shù)字電路中的基本組件之一,用于執(zhí)行數(shù)值的加法運(yùn)算。加法器的基本原理和作用可以從以下幾個(gè)方面進(jìn)行詳細(xì)闡述。
    的頭像 發(fā)表于 05-23 15:01 ?3071次閱讀
    <b class='flag-5'>加法器</b>的原理是什么 <b class='flag-5'>加法器</b>有什么作用

    串行加法器和并行加法器的區(qū)別?

    串行加法器和并行加法器是兩種基本的數(shù)字電路設(shè)計(jì),用于執(zhí)行二進(jìn)制數(shù)的加法運(yùn)算。它們?cè)谠O(shè)計(jì)哲學(xué)、性能特點(diǎn)以及應(yīng)用場(chǎng)景上有著明顯的區(qū)別。
    的頭像 發(fā)表于 05-23 15:06 ?2618次閱讀