1.memory_ss模塊
slave端口:
S00:
連接設(shè)備:microblaze_ss----M_AXI_DC
時鐘來源:S01_ACLK---clk_out2(clock_and_reset)---100MHz
復位來源:S01_ARESETN---peripheral_aresetn(clock_and_reset)
S01:
連接設(shè)備:microblaze_ss---M_AXI_IC
時鐘來源:S01_ACLK---clk_out2(clock_and_reset)---100MHz
復位來源:S01_ARESETN---peripheral_aresetn(clock_and_reset)
S02:
連接設(shè)備:v_proc_ss_0---m_axi_mm(接收video_processing_subsystem master端口傳過來的數(shù)據(jù))
時鐘來源:mig_7series_0---ui_clk/ACLK
復位來源:M00_ARESETN
master端口:
M00:
連接設(shè)備:mig_7series_0---S_AXI(將數(shù)據(jù)傳遞給DDR3)
時鐘來源:mig_7series_0---ui_clk/ACLK
復位來源:M00_ARESETN
S02,M00公用時鐘和復位原因是,對同一個數(shù)據(jù)流進行操作,接收數(shù)據(jù)與發(fā)送數(shù)據(jù)。
?2.microblaze_ss模塊
slave端口:
S00_AXI:
連接設(shè)備:microblaze----M_AXI_DP
時鐘來源:LMB_Clk---clk_out2(clock_and_reset)---100MHz
復位來源:S00_ARESETN---peripheral_aresetn(clock_and_reset)
master端口:
M00_AXI:
連接設(shè)備:video_lock_monitor(AXI GPIO)---S_AXI
時鐘來源:M00_ACLK---clk_out3(clock_and_reset)---9MHz
復位來源:M00_ARESETN---peripheral_aresetn_2(clock_and_reset)
M01_AXI:
連接設(shè)備:v_proc_ss_0(video processing subsystem)---s_axi_ctrl
時鐘來源:LMB_Clk---clk_out2(clock_and_reset)---100MHz
復位來源:S00_ARESETN---peripheral_aresetn(clock_and_reset)
M02_AXI:
連接設(shè)備:v_tc_0(video Timing Controller)---ctrl
時鐘來源:LMB_Clk---clk_out2(clock_and_reset)---100MHz
復位來源:S00_ARESETN---peripheral_aresetn(clock_and_reset)
M03_AXI:
連接設(shè)備:axi_uartlite_0(AXI Uartlite)---S_AXI
時鐘來源:LMB_Clk---clk_out2(clock_and_reset)---100MHz
復位來源:S00_ARESETN---peripheral_aresetn(clock_and_reset)
M04_AXI:
連接設(shè)備:v_tpg_0(video Test Pattern Generator)---s_axi_CTRL
時鐘來源:M04_ACLK---clk_out1(clock_and_reset)---200MHz
復位來源:M04_ARESETN---peripheral_aresetn_1(clock_and_reset)
關(guān)于M_AXI_DC,M_AXI_IC端口描述:
MicroBlaze Core Block Diagram
什么是instruction-sdie bus interface, Data-side bus interface:
3.Clock_and_reset模塊
clk_wiz_0:
Clk_in1---clk_in1---ACLK(memory_ss)
Clk_out1---200MHz (reset is peripheral_aresetn_1)
Clk_out2---100MHz(reset is peripheral_aresetn)
Clk_out3---9MHz(reset is peripheral_aresetn_2)
審核編輯 :李倩
-
數(shù)據(jù)
+關(guān)注
關(guān)注
8文章
7242瀏覽量
91046 -
Video
+關(guān)注
關(guān)注
0文章
196瀏覽量
45744
原文標題:Video Processing subsystem例程分析
文章出處:【微信號:Hack電子,微信公眾號:Hack電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
QDMA Subsystem for PCI Express v5.0產(chǎn)品指南

SE5 ffmpeg例程內(nèi)存不釋放的原因?
S-Video接口概述和分類

一文詳解Video In to AXI4-Stream IP核

DisplayPort 1.4 TX-Subsystem v3.指南
DLP中video模式與pattern模式有什么區(qū)別?
lightcrafter4500. Pattern sequence模式下,圖像源(pattern source)中Video port怎么使用?
DLP6500FYE如何使用video mode?
DLP2021-Q1是否有Dithering功能?
請問TLV320AIC3204中Processing Block是做什么用的啊?
如何使用tlv320aic3254的Predefined Processing Blocks實現(xiàn)5段均衡?
TLV320AIC3254 IIS音頻輸入不能應用于signal processing嗎?
使用PPC3軟件,進入Tuning and Audio Processing模塊后,喇叭就不發(fā)聲了怎么解決?
圖片動畫控件和Video image控件的使用方法

評論