內(nèi)置AES的FPGA確保系統(tǒng)設(shè)計(jì)安全的關(guān)鍵

嵌入式系統(tǒng)很容易成為黑客、安全漏洞和惡意攻擊的犧牲品，除非在系統(tǒng)設(shè)計(jì)中納入有效的安全性。今天，安全性是一個(gè)更大的問(wèn)題，因?yàn)樾碌膶?zhuān)有技術(shù)和有價(jià)值的知識(shí)產(chǎn)權(quán)被用作競(jìng)爭(zhēng)壁壘。到目前為止，實(shí)現(xiàn)傳統(tǒng)安全性的技術(shù)一直很麻煩，過(guò)時(shí)且成本高昂。然而，目前的趨勢(shì)正在鼓勵(lì)設(shè)計(jì)人員在FPGA中嵌入最高級(jí)別的安全性，以實(shí)現(xiàn)更高效、成本更低的設(shè)計(jì)。

符合美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究院 （NIST） 聯(lián)邦信息處理標(biāo)準(zhǔn) （FIPS） 197 的 FPGA 支持使用 256 位高級(jí)加密標(biāo)準(zhǔn) （AES） 和非易失性密鑰的配置位流加密。AES是當(dāng)今最先進(jìn)的加密算法。用戶定義的AES密鑰可以編程到存儲(chǔ)在FPGA器件中的256位非易失性密鑰中。

選擇正確的加密算法和選擇適當(dāng)?shù)拿荑€存儲(chǔ)是兩個(gè)重要的設(shè)計(jì)注意事項(xiàng)。AES 支持 128、192 和 256 位的密鑰大小，并取代了具有 56 位密鑰和 64 位數(shù)據(jù)塊大小的數(shù)據(jù)加密標(biāo)準(zhǔn) （DES）。較大的密鑰大?。ㄈ?AES）等同于提高安全性，并且比三重 DES （3DES） 更快地加密數(shù)據(jù)。實(shí)際上，3DES 使用三個(gè)密鑰對(duì)文檔進(jìn)行三次加密。

加密將電子數(shù)據(jù)轉(zhuǎn)換為通常稱(chēng)為密文的難以理解的形式;解密密文會(huì)將數(shù)據(jù)轉(zhuǎn)換回其原始形式或明文。AES 算法是一種對(duì)稱(chēng)塊密碼，用于加密/加密和解密/解密 128 位塊中的電子數(shù)據(jù)。在此算法中，對(duì)稱(chēng)密鑰用于加密和解密，塊密碼以塊的形式處理數(shù)據(jù)。對(duì)稱(chēng)密鑰塊密碼加密算法用于許多行業(yè)，因?yàn)樗鼈兲峁└甙踩Ｗo(hù)和效率，易于實(shí)施和快速的數(shù)據(jù)處理速度。

密鑰存儲(chǔ)的選擇是第二重要的設(shè)計(jì)考慮因素。密鑰存儲(chǔ)在易失性或非易失性存儲(chǔ)器中，具體取決于芯片供應(yīng)商。一旦易失性存儲(chǔ)的電源關(guān)閉，除非將外部電池作為備用電源連接到芯片，否則密鑰將丟失。另一方面，非易失性密鑰存儲(chǔ)為設(shè)計(jì)人員提供了更大的靈活性。

例如，F(xiàn)PGA中的嵌入式非易失性鍵可以在板載或板外編程。安全密鑰存儲(chǔ)在 FPGA 內(nèi)部的聚乙烯保險(xiǎn)絲中。聚乙烯保險(xiǎn)絲是非易失性和一次性可編程的，這意味著這種存儲(chǔ)方法更可靠，因?yàn)椴恍枰獠總溆秒姵亍?/p>

可靠性差是電池對(duì)易失性存儲(chǔ)構(gòu)成的最大問(wèn)題。電池壽命受溫度和濕度水平的影響。當(dāng)電池沒(méi)電時(shí)，鑰匙丟失。因此，無(wú)法再配置設(shè)備，并且必須將設(shè)備退回供應(yīng)商進(jìn)行維修和密鑰重新加載。此外，電池備份成本更高，因?yàn)樗y制造，需要更多的組件，電路板空間和工程工作。

電池通常無(wú)法承受高溫回流焊工藝，之后必須焊接到電路板上，這會(huì)產(chǎn)生額外的制造步驟。易失性密鑰存儲(chǔ)還要求密鑰在焊接到電路板上后將其編程到器件中。

由于非易失性存儲(chǔ)器是一次性可編程的，因此密鑰是防篡改的。這在易失性存儲(chǔ)中是不可能的，因?yàn)殡姵乜梢员灰瞥?，F(xiàn)PGA可以用常規(guī)的加密配置文件進(jìn)行配置。

將安全性設(shè)計(jì)到系統(tǒng)中

圖 1 顯示了如何使用四元二設(shè)計(jì)軟件在阿爾特拉奧斯特拉蒂克斯 III FPGA 中實(shí)現(xiàn)安全性。第一步是將安全密鑰編程到 FPGA 中。設(shè)計(jì)軟件需要256位用戶定義的密鑰（密鑰1和密鑰2）來(lái)生成密鑰編程文件。然后，包含來(lái)自鍵 1 和鍵 2 的信息的文件通過(guò) JTAG 接口加載到 FPGA 中。

圖 1

接下來(lái)，F(xiàn)PGA 中內(nèi)置的 AES 加密引擎將生成用于在第三步后面的解密配置數(shù)據(jù)的真實(shí)密鑰。通過(guò)加密密鑰 1 和密鑰 2 創(chuàng)建的真實(shí)密鑰隨后由專(zhuān)有函數(shù)處理，然后存儲(chǔ)在 256 位非易失性密鑰存儲(chǔ)中。

在步驟二中，配置文件被加密并存儲(chǔ)在外部存儲(chǔ)器中。設(shè)計(jì)軟件需要兩個(gè) 256 位密鑰（密鑰 1 和密鑰 2）來(lái)加密配置文件?？鋱D斯 II AES 加密引擎通過(guò)使用密鑰 2 加密密鑰 1 來(lái)生成真實(shí)密鑰。真正的密鑰用于加密配置文件，然后將其加載到外部存儲(chǔ)器中，例如配置或閃存設(shè)備。

第三，配置了 FPGA。在系統(tǒng)上電時(shí)，外部存儲(chǔ)器器件將加密的配置文件發(fā)送到FPGA。FPGA中的256位非易失性密鑰由專(zhuān)有函數(shù)的反函數(shù)處理，以生成真正的密鑰。然后，AES 解密引擎使用真實(shí)密鑰來(lái)解密配置文件并自行配置。

安全入侵

作為設(shè)計(jì)過(guò)程的一部分，系統(tǒng)設(shè)計(jì)人員必須識(shí)別和理解不同類(lèi)型的安全漏洞，包括復(fù)制、逆向工程和篡改，如表1所示。

復(fù)制涉及在不了解其工作原理的情況下制作設(shè)計(jì)的相同副本。復(fù)制可以通過(guò)從存儲(chǔ)器器件中讀出設(shè)計(jì)或在上電時(shí)從存儲(chǔ)器器件發(fā)送到FPGA時(shí)捕獲配置文件來(lái)完成。然后，被盜的設(shè)計(jì)可用于配置其他FPGA。這種方法構(gòu)成了知識(shí)產(chǎn)權(quán)盜竊的主要形式，并可能導(dǎo)致重大的收入損失。

逆向工程需要分析配置文件，以在寄存器傳輸級(jí)別或原理圖形式重新創(chuàng)建原始設(shè)計(jì)。然后可以修改重新創(chuàng)建的設(shè)計(jì)以獲得競(jìng)爭(zhēng)優(yōu)勢(shì)。這是一種比復(fù)制更復(fù)雜的知識(shí)產(chǎn)權(quán)盜竊形式，通常需要大量的技術(shù)專(zhuān)業(yè)知識(shí)。它也耗費(fèi)了大量時(shí)間和資源，有時(shí)比從頭開(kāi)始創(chuàng)建設(shè)計(jì)需要更多的工作。

篡改涉及修改存儲(chǔ)在設(shè)備中的設(shè)計(jì)或?qū)⑵涮鎿Q為其他設(shè)計(jì)。被篡改的設(shè)備可能包含可能導(dǎo)致系統(tǒng)故障或竊取敏感數(shù)據(jù)的有害設(shè)計(jì)代碼。

大多數(shù)非易失性 FPGA 都 具有 允許 回 讀 配置 數(shù)據(jù) 以 進(jìn)行 調(diào) 試 的 功能， 如此 圖 2 中 所 顯示。設(shè)計(jì)人員通?？梢詾樵O(shè)備設(shè)置安全位。如果未設(shè)置安全位，則允許回讀，并且獲取配置數(shù)據(jù)非常簡(jiǎn)單。但是，當(dāng)設(shè)置安全位時(shí)，將禁用回讀。設(shè)置安全位時(shí)進(jìn)行回讀攻擊的一種方法是檢測(cè)安全位在FPGA中的位置并停用它們以啟用回讀。

圖 2

設(shè)置入侵屏障

一些FPGA使得攻擊者幾乎不可能從高度安全的嵌入式設(shè)計(jì)中竊取IP。特別是，檢測(cè)和停用安全位可能很困難，從而為設(shè)計(jì)人員提供了更好的復(fù)制防御。以下討論解釋了設(shè)計(jì)人員如何設(shè)置這些安全防御。

存儲(chǔ)安全密鑰的聚乙烯保險(xiǎn)絲隱藏在數(shù)百個(gè)其他多邊保險(xiǎn)絲中的金屬層下。通過(guò)簡(jiǎn)單的目視檢查幾乎不可能確定特定的保險(xiǎn)絲‘??s功能。用于其他功能的多晶熔絲的編程狀態(tài)可能因器件而異。

這種隨機(jī)性使得識(shí)別哪些保險(xiǎn)絲存儲(chǔ)安全密鑰變得更加困難。此外，即使識(shí)別了存儲(chǔ)安全密鑰的聚乙烯保險(xiǎn)絲，也不會(huì)透露用于解密的真實(shí)密鑰，因?yàn)樗诖鎯?chǔ)之前由專(zhuān)有功能處理。在不知道真實(shí)密鑰的情況下，無(wú)法解密設(shè)計(jì)。

因此，這些FPGA可以安全地抵御回讀攻擊，因?yàn)樗鼈儾恢С峙渲梦募刈x。這可以防止在 FPGA 中解密配置文件后嘗試回讀配置文件。此外，無(wú)法通過(guò)將安全密鑰編程到另一個(gè)FPGA并使用加密的配置文件對(duì)其進(jìn)行配置來(lái)復(fù)制這些設(shè)計(jì)。需要兩個(gè)256位密鑰才能將安全密鑰編程到FPGA中。由于 AES 用于生成真實(shí)密鑰，因此幾乎不可能從安全密鑰生成密鑰 1 和密鑰 2。

即使沒(méi)有加密，從配置文件對(duì)設(shè)計(jì)進(jìn)行逆向工程也是困難且耗時(shí)的。FPGA配置文件包含數(shù)百萬(wàn)位，配置文件格式是專(zhuān)有和機(jī)密的。要對(duì)設(shè)計(jì)進(jìn)行逆向工程，需要對(duì)用于顯示從配置文件到器件資源的映射的FPGA或設(shè)計(jì)軟件進(jìn)行逆向工程。

對(duì)這些 FPGA 進(jìn)行逆向工程比對(duì) ASIC 進(jìn)行逆向工程更困難。標(biāo)準(zhǔn)工具不容易用于對(duì)這些FPGA進(jìn)行逆向工程，這些FPGA是在65 nm高級(jí)工藝技術(shù)節(jié)點(diǎn)上制造的。事實(shí)上，僅對(duì)一個(gè) FPGA 邏輯塊進(jìn)行逆向工程就可能需要大量的時(shí)間和資源。配置比特流加密使逆向工程更具挑戰(zhàn)性。查找安全密鑰以解密配置文件與復(fù)制它一樣復(fù)雜;因此，從頭開(kāi)始創(chuàng)建競(jìng)爭(zhēng)性設(shè)計(jì)可能比嘗試對(duì)這樣的安全FPGA設(shè)計(jì)進(jìn)行逆向工程更容易，更快捷。

非易失性按鍵是一次性可編程的，以防止篡改。使用密鑰對(duì)FPGA進(jìn)行編程后，只能使用使用相同密鑰加密的配置文件對(duì)其進(jìn)行配置。嘗試使用未加密的配置文件或使用錯(cuò)誤密鑰加密的配置文件配置 FPGA 會(huì)導(dǎo)致配置失敗。配置故障表示可能發(fā)生篡改，無(wú)論是在外部存儲(chǔ)器和 FPGA 之間的傳輸期間，還是在遠(yuǎn)程通信系統(tǒng)升級(jí)期間，在設(shè)計(jì)’??s 外部存儲(chǔ)器中。

設(shè)計(jì)選項(xiàng)比較

除了上述 FPGA 安全系統(tǒng)外，設(shè)計(jì)人員可用的其他設(shè)計(jì)選項(xiàng)還包括基于 SRAM 的 FPGA（僅限于 3DES 加密）、基于閃存的 FPGA 和基于防接通的 FPGA。表 2 描述了每種情況下的攻擊成本。

非易失性 FPGA 在電源關(guān)閉時(shí)保留其配置。揭示器件配置的一種方法是探測(cè)或檢測(cè)每個(gè)非易失性電池‘??s可編程狀態(tài)。對(duì)基于閃存的FPGA的兩種側(cè)信道攻擊是電子發(fā)射檢測(cè)和晶體管閾值電壓變化。

通過(guò)電子發(fā)射檢測(cè)進(jìn)行的攻擊首先涉及移除器件’??s封裝以暴露芯片。接下來(lái)，將設(shè)備放置在真空室中并通電。然后，攻擊者使用透射電子顯微鏡來(lái)檢測(cè)和顯示發(fā)射。至于第二種技術(shù)，晶體管‘??s閾值電壓會(huì)隨著時(shí)間而變化，因?yàn)殡娮釉诟?dòng)?xùn)艠O中積聚。這導(dǎo)致晶體管的閾值電壓逐漸上升。

除了這兩種側(cè)信道攻擊之外，另一個(gè)流行的版本，即電源攻擊，涉及測(cè)量FPGA’??s功耗以確定設(shè)備正在執(zhí)行的功能。至于對(duì)基于閃存的FPGA的回讀攻擊，所需的工作量因供應(yīng)商而異，并取決于安全位在器件中的保護(hù)程度。此外，探測(cè)每個(gè)基于閃存的FPGA‘??s浮動(dòng)門(mén)需要花費(fèi)大量的時(shí)間和精力，因?yàn)殚T(mén)在編程后不會(huì)發(fā)生物理變化。由氧化物隔離的狀態(tài)由所選門(mén)和基板之間的浮動(dòng)?xùn)艠O上是否存在或有多少電子決定（見(jiàn)圖3）。

圖 3

此外，對(duì)閃存FPGA配置文件進(jìn)行逆向工程并不容易，因?yàn)楸仨毷紫全@得配置文件。這是一項(xiàng)難以完成的任務(wù)，因?yàn)楣粽弑仨氃谶M(jìn)行逆向工程之前執(zhí)行復(fù)制。設(shè)計(jì)人員還必須知道，篡改基于閃存的FPGA很容易，因?yàn)樵撈骷强芍匦戮幊痰?。因此，如果存在篡改?wèn)題，則必須使用防篡改機(jī)制。

編程狀態(tài)探測(cè)也用于攻擊基于反浪費(fèi)的FPGA。技術(shù)包括聚焦離子束（FIB）技術(shù)和掃描電子顯微鏡（SEM）。FIB用于顯微鏡成像和設(shè)備的橫截面，而SEM涉及使用光柵式掃描的顯微鏡成像，以檢測(cè)從表面發(fā)射的二次電子。分析基于防灌注的FPGA’??s編程狀態(tài)非常耗時(shí)，因?yàn)橛袛?shù)百萬(wàn)個(gè)防熔接鏈路和很小比例的編程。

改進(jìn)的風(fēng)險(xiǎn)管理策略

設(shè)計(jì)人員必須估算總安全成本并進(jìn)行權(quán)衡，以確定適合所設(shè)計(jì)設(shè)備的安全級(jí)別。為了實(shí)現(xiàn)高級(jí)別的安全性，設(shè)計(jì)人員必須分析潛在威脅，考慮給定一組特定漏洞的攻擊概率，并建立有效且適當(dāng)?shù)姆烙胧?。FPGA提供多種可靠的安全方案，使設(shè)計(jì)人員能夠?qū)嵤┏杀据^低的風(fēng)險(xiǎn)管理策略。

審核編輯：郭婷