0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Samsung Foundry已認(rèn)證CDNS 8nm射頻集成電路設(shè)計(jì)參考流程

Cadence楷登 ? 來源:Cadence楷登 ? 作者:Cadence楷登 ? 2022-10-17 15:08 ? 次閱讀

8nm 射頻集成電路流程支持射頻集成電路設(shè)計(jì)過程的所有階段,包括建模、兼顧電磁影響的 RF 仿真和完整簽核驗(yàn)證流程

該流程加速了射頻集成電路設(shè)計(jì),有助于驅(qū)動(dòng)廣泛的 5G 應(yīng)用

中國上海,2022 年 10 月 17 日 —— 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布,Samsung Foundry 已認(rèn)證 8nm 射頻集成電路設(shè)計(jì)參考流程,以開發(fā) 6GHz 以下至毫米波(mmWave)應(yīng)用的 5G 射頻集成電路。該流程采用先進(jìn)的設(shè)計(jì)方法,具備獨(dú)特的功能,有助于提高生產(chǎn)力,提供全面的電氣分析并加快設(shè)計(jì)收斂,幫助客戶一次性成功設(shè)計(jì)出高質(zhì)量的射頻集成電路。新流程將支持 Cadence 和 Samsung Foundry 的共同客戶滿足全球?qū)?5G 客戶端設(shè)備日益增長的需求,包括智能手機(jī)通信基礎(chǔ)設(shè)施設(shè)備,如蜂窩基站。

利用該設(shè)計(jì)流程,客戶可以針對使用三星 8nm RF 工藝技術(shù)設(shè)計(jì)的集成電路,快捷地對比電路前仿和識(shí)別設(shè)計(jì)時(shí)的電磁效應(yīng),并完成版圖寄生參數(shù)提取的后仿結(jié)果。該 8nm 射頻集成電路流程是三星最新推出的技術(shù),進(jìn)一步補(bǔ)充了其廣泛的 RF 解決方案產(chǎn)品組合。

Cadence 是業(yè)界公認(rèn)的先進(jìn)節(jié)點(diǎn) RFIC 設(shè)計(jì)、版圖和驗(yàn)證領(lǐng)域的領(lǐng)導(dǎo)者。Cadence Virtuoso RF Solution 基于經(jīng)過硅驗(yàn)證的仿真引擎,在時(shí)域和頻域范圍提供射頻分析。8nm 射頻集成電路設(shè)計(jì)參考流程中支持的 Cadence 產(chǎn)品包括:

Virtuoso ADE Product Suite

Spectre RF Simulator

Quantus Extraction Solution

Pegasus Physical Verification System

EMX Planar 3D solver

“在 Samsung Foundry,我們一直努力為客戶提供功能豐富的高性能技術(shù)和高效的設(shè)計(jì)流程,”三星電子代工設(shè)計(jì)技術(shù)團(tuán)隊(duì)副總裁 Sang-Yoon Kim 說,“我們的技術(shù)與 Cadence 射頻集成電路工具流程相輔相成,為低功耗、高性能的射頻集成電路設(shè)計(jì)設(shè)定了新的標(biāo)準(zhǔn),助力我們眾多的共同客戶開發(fā)出高質(zhì)量的射頻集成電路?!?/span>

“Cadence 始終致力于推動(dòng)先進(jìn)節(jié)點(diǎn)集成電路設(shè)計(jì)的創(chuàng)新,在過去十年中,我們一直是工藝技術(shù)發(fā)展的關(guān)鍵推動(dòng)者,”Cadence 公司高級(jí)副總裁兼定制 IC 與 PCB 事業(yè)部總經(jīng)理 Tom Beckley 表示,“在射頻集成電路領(lǐng)域,我們也延續(xù)了這種技術(shù)創(chuàng)新和領(lǐng)導(dǎo)地位。Cadence 和三星有著共同的客戶,他們都在尋找創(chuàng)新的集成電路設(shè)計(jì)解決方案,以便設(shè)計(jì)和交付面向 5G 應(yīng)用的新一代射頻集成電路?!?/p>

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5388

    文章

    11547

    瀏覽量

    361860
  • 射頻
    +關(guān)注

    關(guān)注

    104

    文章

    5585

    瀏覽量

    167761
  • 蜂窩
    +關(guān)注

    關(guān)注

    0

    文章

    122

    瀏覽量

    25164

原文標(biāo)題:Cadence 和 Samsung Foundry 合作認(rèn)證面向 8nm 工藝技術(shù)的射頻集成電路設(shè)計(jì)參考流程

文章出處:【微信號(hào):gh_fca7f1c2678a,微信公眾號(hào):Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    ASIC集成電路設(shè)計(jì)流程

    ASIC(Application Specific Integrated Circuit)即專用集成電路,是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC集成電路設(shè)計(jì)流程
    的頭像 發(fā)表于 11-20 14:59 ?449次閱讀

    射頻收發(fā)器是混合集成電路

    射頻收發(fā)器是混合集成電路 ?;旌?b class='flag-5'>集成電路是由半導(dǎo)體集成工藝與?。ê瘢┠すに嚱Y(jié)合而制成的集成電路,它結(jié)合了模擬
    的頭像 發(fā)表于 09-20 11:00 ?291次閱讀

    集成電路設(shè)計(jì)流程主要有哪些步驟

    集成電路設(shè)計(jì)流程是一個(gè)復(fù)雜且精細(xì)的過程,主要包括以下幾個(gè)關(guān)鍵步驟: 一、規(guī)格定義 需求分析 :明確電路的需求、功能和性能指標(biāo),如成本、功耗、算力、接口方式、安全等級(jí)等。這是設(shè)計(jì)流程的基
    的頭像 發(fā)表于 09-04 18:20 ?1128次閱讀

    Cadence與Samsung Foundry開展廣泛合作

    楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布與 Samsung Foundry 開展廣泛合作,旨在推動(dòng)技術(shù)進(jìn)步,包括加快 Samsung
    的頭像 發(fā)表于 08-29 09:24 ?586次閱讀

    成為集成電路設(shè)計(jì)高手的必經(jīng)之路:科目攻略大公開

    隨著科技的快速發(fā)展,集成電路已經(jīng)成為現(xiàn)代電子信息技術(shù)的重要組成部分。集成電路設(shè)計(jì)集成系統(tǒng)專業(yè)作為培養(yǎng)這方面人才的重要途徑,涵蓋了廣泛的學(xué)科領(lǐng)域。本文將詳細(xì)介紹學(xué)習(xí)集成電路設(shè)計(jì)
    的頭像 發(fā)表于 08-14 11:07 ?1090次閱讀
    成為<b class='flag-5'>集成電路設(shè)計(jì)</b>高手的必經(jīng)之路:科目攻略大公開

    走進(jìn)蘇州中科集成電路設(shè)計(jì)中心

    5月14日,RISC-V國際人才培養(yǎng)認(rèn)證中心(中國區(qū))主任蔣學(xué)剛到訪蘇州中科集成電路設(shè)計(jì)中心(以下簡稱:蘇州中科),與蘇州中科總經(jīng)理助理孫亮、黃潔就RISC-V相關(guān)市場生態(tài)、人才培養(yǎng)等展開交流討論
    的頭像 發(fā)表于 05-16 08:35 ?582次閱讀
    走進(jìn)蘇州中科<b class='flag-5'>集成電路設(shè)計(jì)</b>中心

    是德科技、新思科技和Ansys推出全新集成射頻設(shè)計(jì)遷移流程

    近日,是德科技、新思科技和Ansys攜手,共同推出了一個(gè)革命性的集成射頻(RF)設(shè)計(jì)遷移流程。這一流程旨在助力臺(tái)積電從N16制程無縫升級(jí)到N6RF+技術(shù),以滿足當(dāng)前無線
    的頭像 發(fā)表于 05-11 10:42 ?381次閱讀

    專用集成電路包括哪些內(nèi)容 專用集成電路設(shè)計(jì)與工藝

    的性能、更低的功耗和更好的集成度。本文將從定義、設(shè)計(jì)流程、主要應(yīng)用領(lǐng)域以及發(fā)展趨勢等方面對專用集成電路進(jìn)行詳細(xì)闡述。 一、定義 專用集成電路是根據(jù)特定的應(yīng)用需求進(jìn)行設(shè)計(jì)和制造的一種
    的頭像 發(fā)表于 05-04 17:28 ?2793次閱讀

    專用集成電路設(shè)計(jì)流程是什么 專用集成電路的特點(diǎn)有哪些

    專用集成電路設(shè)計(jì)流程是指通過設(shè)計(jì)和制造一種特定功能的芯片,以滿足特定應(yīng)用場景的要求。專用集成電路(Application Specific Integrated Circuit,簡稱ASIC
    的頭像 發(fā)表于 05-04 17:20 ?1831次閱讀

    專用集成電路的設(shè)計(jì)流程有哪些 專用集成電路包括什么功能和作用

    應(yīng)用需求進(jìn)行優(yōu)化的特點(diǎn),具備了更高的性能、更低的功耗和更小的尺寸。 專用集成電路的設(shè)計(jì)流程主要包括需求分析、系統(tǒng)設(shè)計(jì)、電路設(shè)計(jì)、物理設(shè)計(jì)、驗(yàn)證測試和制造流程。 需求分析:在這一階段,首
    的頭像 發(fā)表于 05-04 15:02 ?867次閱讀

    專用集成電路設(shè)計(jì)流程包括 專用集成電路的特點(diǎn)包括

    專用集成電路(ASIC)設(shè)計(jì)流程是指將特定應(yīng)用需求轉(zhuǎn)化為硅芯片的過程。下面將詳細(xì)介紹ASIC設(shè)計(jì)流程,并進(jìn)一步探討ASIC的特點(diǎn)。 一、ASIC設(shè)計(jì)流程: 需求分析:確定設(shè)計(jì)要求和功能
    的頭像 發(fā)表于 05-04 15:00 ?640次閱讀

    專用集成電路 通用集成電路有哪些區(qū)別 專用集成電路和通用集成電路的區(qū)別與聯(lián)系

    專用集成電路(ASIC)和通用集成電路(IC)是兩種不同的電路設(shè)計(jì)和制造方式。 專用集成電路是為特定應(yīng)用而設(shè)計(jì)的定制電路。它是根據(jù)用戶的需求
    的頭像 發(fā)表于 04-21 17:13 ?1226次閱讀

    簡述專用集成電路設(shè)計(jì)的基本要求有哪些

    專用集成電路(ASIC)設(shè)計(jì)是指根據(jù)特定的功能需求,為特定的應(yīng)用領(lǐng)域設(shè)計(jì)和制造的集成電路。專用集成電路設(shè)計(jì)的基本要求包括以下幾個(gè)方面: 一、功能需求:在進(jìn)行專用集成電路設(shè)計(jì)之前,必須明
    的頭像 發(fā)表于 04-19 14:45 ?901次閱讀

    專用集成電路技術(shù)是什么意思 專用集成電路技術(shù)有哪些

    專用集成電路技術(shù)是現(xiàn)代電子設(shè)備和系統(tǒng)的重要組成部分。隨著科技的發(fā)展和需求的不斷增長,對高性能、低功耗和小尺寸的集成電路的需求也越來越大。專用集成電路技術(shù)通過優(yōu)化設(shè)計(jì)和制造流程,可以滿足
    的頭像 發(fā)表于 04-14 10:27 ?582次閱讀

    珠海南方集成電路設(shè)計(jì)服務(wù)中心引進(jìn)芯華章全流程驗(yàn)證工具

    為更好地推動(dòng)EDA工具國產(chǎn)化,加快構(gòu)建產(chǎn)業(yè)生態(tài)體系,3月13日,芯華章科技宣布與珠海南方集成電路設(shè)計(jì)服務(wù)中心(珠海ICC)達(dá)成戰(zhàn)略合作,后者將引進(jìn)芯華章智V驗(yàn)證平臺(tái)及數(shù)字驗(yàn)證全流程工具,為中心
    的頭像 發(fā)表于 03-13 10:01 ?541次閱讀