0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于跨時鐘域信號的處理方法

FPGA通信小白成長之路 ? 來源:FPGA通信小白成長之路 ? 作者:FPGA通信小白成長之 ? 2022-10-09 10:44 ? 次閱讀

某年某月某日

我在知乎看到了多bit信號時鐘的問題,于是整理了一下自己對于跨時鐘域信號的處理方法。

1,fifo

數(shù)據(jù)的話,直接用fifo

2,使用賽靈思原語XPM(Xilinx Parameterized Macros


打開vivado -- tools -- language_templates,里面直接搜索XPM,相關(guān)的原語里會注釋相應(yīng)的用法和參數(shù)配置,對于不同場景的跨時鐘,有不同的原語。


同步復(fù)位,XPM_CDC_SYNC_RESET


異步復(fù)位,XPM_CDC_ASYNC_RESET


脈沖信號,XPM_CDC_PULSE


單bit信號(電平信號),XPM_CDC_SINGLE


單bit信號數(shù)組,xpm_cdc_array_single

(這個用得較多,官方說數(shù)組的每1bit需不相關(guān),即可以把多個不相關(guān)的單bit信號拼起來,用一個原語,甚至可以是上百bit位寬。

除了不相關(guān)的單bit信號,同一個多bit信號我也經(jīng)常使用此原語,這種信號一般是跨時鐘域的參數(shù),在下發(fā)后保持不變,這樣有助于時序收斂。)

格雷碼同步器,利用了格雷碼單次只能跳變1位的特性,要求輸入的數(shù)據(jù)是累加1或者累減1的數(shù)據(jù),本質(zhì)上是單比特跨時鐘域處理,xpm_cdc_gray

手機制的跨時鐘域總線數(shù)據(jù)同步,XPM_CDC_HANDSHAKE

3,只要是正確處理了跨時鐘域的問題,也可以不用xpm,直接使用set_false,但xpm是賽靈思官方認(rèn)可的跨時鐘處理,處理后不會有時序問題出現(xiàn)在時序報告中。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7239

    瀏覽量

    90967
  • 時鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1879

    瀏覽量

    132820
  • XPM
    XPM
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    8780
  • 時鐘域
    +關(guān)注

    關(guān)注

    0

    文章

    53

    瀏覽量

    9722

原文標(biāo)題:vivado時序-多bit信號跨時鐘域

文章出處:【微信號:FPGA通信小白成長之路,微信公眾號:FPGA通信小白成長之路】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    三種時鐘處理方法

    ,所以意義是不大的。  方法二:異步雙口RAM  處理多bit數(shù)據(jù)的時鐘,一般采用異步雙口RAM。假設(shè)我們現(xiàn)在有一個
    發(fā)表于 01-08 16:55

    如何處理好FPGA設(shè)計中時鐘間的數(shù)據(jù)

    介紹3種時鐘處理方法,這3種方法可以說是FPGA界最常用也最實用的
    發(fā)表于 07-29 06:19

    如何處理時鐘間的數(shù)據(jù)呢

    時鐘處理是什么意思?如何處理時鐘
    發(fā)表于 11-01 07:44

    看看Stream信號里是如何做時鐘握手的

    一些,適用于追求高吞吐的場景。寫在最后邏輯處理里很多總線都是基于Stream這種信號來實現(xiàn)的(如AXI4家族),通過上面的方法,可以很容易根據(jù)應(yīng)用需求,做
    發(fā)表于 07-07 17:25

    時鐘信號的幾種同步方法研究

    時鐘信號的同步方法應(yīng)根據(jù)源時鐘與目標(biāo)時鐘的相位關(guān)
    發(fā)表于 05-09 15:21 ?63次下載
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>信號</b>的幾種同步<b class='flag-5'>方法</b>研究

    FPGA界最常用也最實用的3種時鐘處理方法

    介紹3種時鐘處理方法,這3種方法可以說是FPGA界最常用也最實用的
    發(fā)表于 11-15 20:08 ?1.4w次閱讀

    揭秘FPGA時鐘處理的三大方法

    時鐘處理方法,這三種方法可以說是 FPGA 界最常用也最實用的
    的頭像 發(fā)表于 12-05 16:41 ?1889次閱讀

    關(guān)于時鐘的詳細(xì)解答

    每一個做數(shù)字邏輯的都繞不開時鐘處理,談一談SpinalHDL里用于時鐘
    的頭像 發(fā)表于 04-27 10:52 ?4543次閱讀
    <b class='flag-5'>關(guān)于</b><b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>的詳細(xì)解答

    介紹3種方法時鐘處理方法

    介紹3種時鐘處理方法,這3種方法可以說是FPGA界最常用也最實用的
    的頭像 發(fā)表于 09-18 11:33 ?2.3w次閱讀
    介紹3種<b class='flag-5'>方法</b><b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>處理</b><b class='flag-5'>方法</b>

    基于FPGA的時鐘信號處理——MCU

    問題,不過請注意,今后的這些關(guān)于異步信號處理的文 章里將會重點從工程實踐的角度出發(fā),以一些特權(quán)同學(xué)遇到過的典型案例的設(shè)計為依托,從代碼的角度來剖析一些特權(quán)同學(xué)認(rèn)為經(jīng)典的
    發(fā)表于 11-01 16:24 ?11次下載
    基于FPGA的<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>信號</b><b class='flag-5'>處理</b>——MCU

    SpinalHDL里用于時鐘處理的一些手段方法

    每一個做數(shù)字邏輯的都繞不開時鐘處理,談一談SpinalHDL里用于時鐘
    的頭像 發(fā)表于 07-11 10:51 ?2179次閱讀

    三種時鐘處理方法

    時鐘處理是FPGA設(shè)計中經(jīng)常遇到的問題,而如何處理
    的頭像 發(fā)表于 10-18 09:12 ?9012次閱讀

    時鐘處理方法(二)

    時鐘采集從快時鐘傳輸來的信號時,需要根據(jù)信號的特點來進(jìn)行同步
    的頭像 發(fā)表于 03-28 13:52 ?1171次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>處理</b><b class='flag-5'>方法</b>(二)

    FPGA時鐘處理方法(一)

    時鐘是FPGA設(shè)計中最容易出錯的設(shè)計模塊,而且一旦時鐘出現(xiàn)問題,定位排查會非常困難,因為
    的頭像 發(fā)表于 05-25 15:06 ?2412次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>處理</b><b class='flag-5'>方法</b>(一)

    FPGA時鐘處理方法(二)

    上一篇文章已經(jīng)講過了單bit時鐘處理方法,這次解說一下多bit的
    的頭像 發(fā)表于 05-25 15:07 ?1248次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>處理</b><b class='flag-5'>方法</b>(二)

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學(xué)習(xí)
    • 獲取您個性化的科技前沿技術(shù)信息
    • 參加活動獲取豐厚的禮品