晶體管-晶體管邏輯(TTL)的基礎(chǔ)知識(shí)

門是使用半導(dǎo)體器件制造的，例如BJT、二極管或FET，使用集成電路可以構(gòu)建不同的門，像是NAND、NOR這樣的邏輯門在日常應(yīng)用中用于執(zhí)行邏輯運(yùn)算。

其中，數(shù)字邏輯電路的制造取決于特定的電路技術(shù)或邏輯系列，不同的邏輯系列包括RTL(電阻晶體管邏輯)、DTL(二極管晶體管邏輯)、TTL(晶體管-晶體管邏輯)、ECL(發(fā)射極耦合邏輯)和CMOS(互補(bǔ)金屬氧化物半導(dǎo)體邏輯)，一般RTL和DTL很少被使用。本文簡(jiǎn)單介紹下晶體管-晶體管邏輯或(TTL)的相關(guān)基礎(chǔ)內(nèi)容。

歷史演變

晶體管-晶體管邏輯由“James L. Buie of TRW”于1961年發(fā)明，它適用于開(kāi)發(fā)新的集成電路。這個(gè)TTL的實(shí)際名稱是TCTL，意思是晶體管耦合晶體管邏輯。1963年，第一批商用TTL器件是由“Sylvania”設(shè)計(jì)的，被稱為SUHL或“Sylvinia通用高級(jí)邏輯家族”。

1964年德州儀器工程師推出軍用溫度范圍的5400系列IC后，晶體管-晶體管邏輯開(kāi)始大受歡迎。之后，7400系列于1966年通過(guò)更窄的范圍推出。

德州儀器推出的7400系列的兼容部件由美國(guó)國(guó)家半導(dǎo)體、AMD、英特爾、仙童、Signetics、Intersil、Mullard、SGS-Thomson、西門子等多家公司設(shè)計(jì)。另外，IBM公司還推出了使用TTL供自己使用的非兼容電路。

晶體管-晶體管邏輯通過(guò)在大約二十年內(nèi)緩慢提高速度和功率利用率而應(yīng)用于許多雙極邏輯代。通常情況下，每個(gè)TTL芯片都包含數(shù)百個(gè)晶體管，單個(gè)封裝中的功能范圍從邏輯門到微處理器。

而像Kenbak-1這樣的第一臺(tái)PC使用晶體管-晶體管邏輯作為其CPU的替代微處理器。在1970年，Datapoint 2200被使用TTL組件，它是8008和之后的x86指令集的基礎(chǔ)。

Xerox alto在1973年推出的圖形用戶界面以及1981年推出的星型工作站都使用了TTL電路，這些電路在ALU級(jí)別合并。

基本概念

晶體管-晶體管邏輯 (TTL) 是由BJT(雙極結(jié)型晶體管)組成的邏輯系列。顧名思義，晶體管執(zhí)行兩個(gè)功能，如邏輯和放大。TTL的最佳示例是邏輯門，即7402或非門和7400與非門。

晶體管-晶體管邏輯包括多個(gè)晶體管，這些晶體管具有多個(gè)發(fā)射器和多個(gè)輸入。晶體管邏輯的類型主要包括標(biāo)準(zhǔn)TTL、快速TTL、肖特基TTL、高功率TTL、低功率TTL和高級(jí)肖特基TTL。

TTL邏輯門的設(shè)計(jì)可以用電阻和BJT來(lái)完成。另外，有幾種TTL變體是為不同目的而開(kāi)發(fā)的，例如用于空間應(yīng)用的抗輻射TTL封裝和可以提供速度和更低功耗的出色組合的低功率肖特基二極管。

主要類型

如上所述，晶體管-晶體管邏輯有不同的類型，這些分類是根據(jù)輸出來(lái)設(shè)定的，包括：

標(biāo)準(zhǔn)TTL

高速TTL

肖特基TTL

大功率TTL

低功耗TTL

高級(jí)肖特基TTL。

低功耗TTL以33ns的開(kāi)關(guān)速度運(yùn)行，可將功耗降低至1mW。目前，它是通過(guò)CMOS邏輯取代的。

與6ns等普通TTL相比，高速TTL具有更快的切換速度。但是，它的功耗很高，如22mW。

肖特基TTL于1969年推出，用于通過(guò)在柵極端子處使用肖特基二極管鉗位來(lái)避免電荷存儲(chǔ)以提高開(kāi)關(guān)時(shí)間。這些柵極端子的工作時(shí)間為3ns，但具有19mW等高功耗。

低功率TTL使用來(lái)自它的高電阻值，肖特基二極管將提供良好的速度混合以及降低的功率利用率，如2mW。這是最通用的TTL類型，在微型計(jì)算機(jī)中用作膠合邏輯，基本上取代了過(guò)去的子家族，如L、H和S。

高速TTL用于增加從低到高的轉(zhuǎn)換，這些家族相應(yīng)地獲得了4pJ和10pJ的PDP，用于3.3V電源以及存儲(chǔ)器接口的LVTTL(低壓TTL)。

大多數(shù)制造商會(huì)提供更廣泛的溫度范圍。例如，德州儀器7400系列部件的溫度范圍為0–70°C，而5400系列的溫度范圍為-55至125°C。具有高可靠性和特殊品質(zhì)的部件可用于航空航天和軍事應(yīng)用，例如SNJ54系列的輻射裝置則用于空間應(yīng)用。

主要特點(diǎn)

晶體管-晶體管邏輯的特點(diǎn)包括以下幾點(diǎn)內(nèi)容：

扇出：在不影響其通常性能的情況下，GATE的輸出可以驅(qū)動(dòng)的負(fù)載數(shù)量。負(fù)載是指連接到給定門輸出的另一個(gè)門的輸入所需的電流量。

功耗：表示設(shè)備所需的功率量，以mW為單位。它通常是電源電壓與輸出高或低時(shí)消耗的平均電流的乘積。

傳播延遲：表示輸入電平變化時(shí)經(jīng)過(guò)的轉(zhuǎn)換時(shí)間，輸出進(jìn)行轉(zhuǎn)換所發(fā)生的延遲是傳播延遲。

噪聲容限：表示輸入允許的噪聲電壓量，不影響標(biāo)準(zhǔn)輸出。

主要分類

晶體管-晶體管邏輯是一個(gè)完全由晶體管組成的邏輯系列，采用具有多個(gè)發(fā)射極的晶體管。在商業(yè)上，它從74系列開(kāi)始，如7404、74S86等。根據(jù)輸出方式進(jìn)行分類，可以分為集電極開(kāi)路輸出、圖騰柱輸出以及三態(tài)門輸出。

1、集電極開(kāi)路輸出

主要特點(diǎn)是其輸出低電平時(shí)為0，高電平時(shí)為懸空。通常情況下，可以應(yīng)用外部Vcc，其電路圖如下：

晶體管Q1表現(xiàn)為背靠背放置的一組二極管。任何輸入處于邏輯低電平時(shí)，相應(yīng)的發(fā)射極-基極結(jié)正向偏置，Q1基極上的電壓降約為0.9V，不足以使晶體管Q2和Q3導(dǎo)通。因此輸出要么是浮動(dòng)的要么是Vcc，即高電平。

同樣，當(dāng)所有輸入為高時(shí)，Q1的所有基極-發(fā)射極結(jié)都反向偏置，晶體管Q2和Q3獲得足夠的基極電流并處于飽和模式。輸出為邏輯低(為了使晶體管達(dá)到飽和，集電極電流應(yīng)大于基極電流的β倍)。

集電極開(kāi)路輸出的應(yīng)用包括以下內(nèi)容：

應(yīng)用于驅(qū)動(dòng)燈或繼電器

應(yīng)用于執(zhí)行有線邏輯

應(yīng)用于公共總線系統(tǒng)建設(shè)

2、圖騰柱輸出

圖騰柱意味著在門的輸出中添加有源上拉電路，從而減少傳播延遲，電路圖如下所示：

在上圖中，邏輯運(yùn)算與集電極開(kāi)路輸出相同。晶體管Q4和二極管的使用是為了對(duì)Q3上的寄生電容進(jìn)行快速充電和放電。電阻器用于將輸出電流保持在安全值。

3、三態(tài)門輸出

它提供3種狀態(tài)輸出，如下所示：

下晶體管導(dǎo)通而上晶體管關(guān)斷時(shí)的低電平狀態(tài)。

下晶體管截止，上晶體管導(dǎo)通時(shí)的高電平狀態(tài)。

當(dāng)兩個(gè)晶體管都關(guān)閉時(shí)的第三個(gè)狀態(tài)，它允許直接連接許多輸出。

主要功能

晶體管-晶體管邏輯系列的特性包括以下幾點(diǎn)內(nèi)容：

邏輯低電平為0或0.2V。

邏輯高電平為5V。

典型的扇出10，這意味著它的輸出最多可以支持10個(gè)門。

一個(gè)基本的TTL器件消耗近10mW的功率，但隨著使用肖特基器件而降低。

平均傳播延遲約為9ns。

噪聲容限約為0.4V。

另外，晶體管-晶體管邏輯系列IC大多以7系列開(kāi)頭，包括上說(shuō)的6個(gè)子族(分類)。在任何TTL設(shè)備命名法中，前兩個(gè)名稱表示設(shè)備所屬的子系列的名稱，前兩位數(shù)字表示工作溫度范圍，接下來(lái)的兩個(gè)字母表示設(shè)備所屬的子系列，而最后兩位數(shù)字表示芯片執(zhí)行的邏輯功能。例如，74LS02-2是無(wú)輸入NOR門，74LS10-Triple是3輸入NAND門。

典型的應(yīng)用電路

邏輯門用于日常生活中的干衣機(jī)、計(jì)算機(jī)打印機(jī)、門鈴等應(yīng)用。下面給出了使用TTL邏輯實(shí)現(xiàn)的2個(gè)基本邏輯門。

1、或非門

假設(shè)輸入A處于邏輯高電平，相應(yīng)晶體管的發(fā)射極-基極結(jié)反向偏置，基極-集電極結(jié)正向偏置。晶體管Q3從電源電壓Vcc獲得基極電流并達(dá)到飽和。由于Q3的低集電極電壓，晶體管Q5截止。

此外，如果另一個(gè)輸入為低電平，則Q4截止，相應(yīng)地Q5截止，輸出通過(guò)晶體管Q3直接連接到地。同樣，當(dāng)兩個(gè)輸入均為邏輯低電平時(shí)，輸出將處于邏輯高電平，如下圖所示：

2、非門

當(dāng)輸入為低電平時(shí)，相應(yīng)的基極-發(fā)射結(jié)正向偏置，基極-集電極結(jié)反向偏置。結(jié)果晶體管Q2被切斷，晶體管Q4也被切斷。晶體管Q3達(dá)到飽和，二極管D2開(kāi)始導(dǎo)通，輸出連接到Vcc并變?yōu)檫壿嫺唠娖?。同樣，?dāng)輸入為邏輯高時(shí)，輸出為邏輯低，如下圖所示：

TTL與其他邏輯系列的比較

通常情況下，與CMOS器件相比，TTL器件使用更多的功率，但是對(duì)于CMOS器件，功率利用率并沒(méi)有通過(guò)時(shí)鐘速度來(lái)提高。而與當(dāng)前的ECL電路相比，TTL使用低功耗，但設(shè)計(jì)規(guī)則簡(jiǎn)單，速度明顯較慢。

因此，現(xiàn)在很多制造商將TTL和ECL設(shè)備結(jié)合在同一系統(tǒng)中以獲得最佳性能，但在這兩個(gè)邏輯系列中，電平轉(zhuǎn)換等設(shè)備是必要的。與早期的CMOS器件相比，TTL對(duì)靜電放電損壞的敏感性較低。

由于TTL器件的o/p結(jié)構(gòu)，o/p阻抗在低和高狀態(tài)之間是不對(duì)稱的，不適合驅(qū)動(dòng)傳輸線。所以，在需要通過(guò)電纜傳輸信號(hào)的地方，通過(guò)使用特殊的線路驅(qū)動(dòng)器設(shè)備緩沖o/p來(lái)克服這個(gè)缺點(diǎn)。

一旦較高和較低的晶體管都導(dǎo)通，TTL的圖騰柱o/p結(jié)構(gòu)通常會(huì)快速重疊，這會(huì)導(dǎo)致從電源汲取大量電流信號(hào)。這些信號(hào)可以在多個(gè)IC封裝之間以突發(fā)方式連接，從而導(dǎo)致性能降低和噪聲容限降低。通常情況下，TTL系統(tǒng)為每一個(gè)或兩個(gè)IC封裝使用一個(gè)去耦電容器，因此來(lái)自一個(gè) TTL芯片的電流信號(hào)不會(huì)立即降低另一個(gè) TTL芯片的電源電壓。

目前，許多設(shè)計(jì)人員通過(guò)TTL兼容的i/p和o/p電平通過(guò)與相應(yīng)TTL組件相關(guān)的部件號(hào)(包括相同的引腳排列)來(lái)提供CMOS邏輯等效物。因此，例如，74HCT00 系列將為7400雙極系列部件提供多種替代品，但采用的是CMOS 技術(shù)。

TTL與其他邏輯系列在不同規(guī)格方面的比較包括以下內(nèi)容：

優(yōu)缺點(diǎn)

晶體管-晶體管邏輯的主要好處是可以輕松地與其他電路連接，并且由于某些電壓電平以及良好的噪聲容限，可以生成復(fù)雜的邏輯功能TTL具有良好的功能，例如扇入，這意味著可以通過(guò)輸入接收。

另外，晶體管-晶體管邏輯不受固定放電的傷害，這點(diǎn)不同于CMOS，因此與CMOS相比，TTL更加經(jīng)濟(jì)劃算。

TTL的主要缺點(diǎn)是電流利用率高，TTL的高電流需求會(huì)導(dǎo)致具有攻擊性，因?yàn)閛/p狀態(tài)將被關(guān)閉。所以，即使使用不同的TTL版本，低電流消耗也將與CMOS有相當(dāng)激勵(lì)的競(jìng)爭(zhēng)。

隨著CMOS時(shí)代到來(lái)，TTL應(yīng)用已經(jīng)逐漸被CMOS取代。但是，TTL仍然在應(yīng)用程序中使用，因?yàn)樗鼈兪欠浅?qiáng)大的邏輯門并且相當(dāng)便宜。

主要應(yīng)用

TTL的應(yīng)用包括以下內(nèi)容。

用于控制器應(yīng)用以提供0至5Vs

用作驅(qū)動(dòng)燈和繼電器的開(kāi)關(guān)器件

用于DEC VAX 等微型計(jì)算機(jī)的處理器

用于打印機(jī)和視頻顯示終端

總結(jié)

晶體管-晶體管邏輯是一組保持邏輯狀態(tài)以及使用BJT實(shí)現(xiàn)開(kāi)關(guān)的IC，也是如此廣泛使用的原因之一，因?yàn)榕cCMOS和DTL相比，它們價(jià)格低廉、速度更快且可靠性高。此外，TTL通過(guò)具有多個(gè)輸入的柵極中的多個(gè)發(fā)射極使用晶體管。