同步計(jì)數(shù)器的基本概念及工作原理

計(jì)數(shù)器可以定義為用于根據(jù)發(fā)生的事件對(duì)特定事件進(jìn)行計(jì)數(shù)的設(shè)備，計(jì)數(shù)器在計(jì)算機(jī)或數(shù)字邏輯系統(tǒng)中的主要作用是根據(jù)CLK信號(hào)計(jì)算和存儲(chǔ)過(guò)程或事件發(fā)生的次數(shù)。

最常見(jiàn)的計(jì)數(shù)器類(lèi)型是包含單個(gè)CLK和多個(gè)輸出的時(shí)序邏輯電路。這里的輸出用二進(jìn)制代碼表示二進(jìn)制或十進(jìn)制數(shù)字。每個(gè)CLK信號(hào)要么增加數(shù)量，要么減少數(shù)量。按照計(jì)算方式的不同，計(jì)數(shù)器可以分為多個(gè)種類(lèi)，例如同步計(jì)數(shù)器、異步計(jì)數(shù)器等。在本文中，小編簡(jiǎn)單介紹下同步計(jì)數(shù)器的電路圖、主要類(lèi)型及工作原理。

基本概念

使用時(shí)鐘信號(hào)改變其轉(zhuǎn)換的計(jì)數(shù)器稱(chēng)為“同步計(jì)數(shù)器”，這意味著同步計(jì)數(shù)器依賴(lài)于它們的時(shí)鐘輸入來(lái)改變狀態(tài)值。在同步計(jì)數(shù)器中，所有觸發(fā)器都連接到相同的時(shí)鐘信號(hào)，所有觸發(fā)器將同時(shí)觸發(fā)。此計(jì)數(shù)器的另一個(gè)名稱(chēng)是同時(shí)計(jì)數(shù)器，該計(jì)數(shù)器沒(méi)有傳播延遲和漣漪效應(yīng)。

與同步計(jì)數(shù)器相比，異步類(lèi)型的計(jì)數(shù)器設(shè)計(jì)非常簡(jiǎn)單，但異步計(jì)數(shù)器有最大工作頻率的限制。為了克服這個(gè)限制，但異計(jì)數(shù)器主要是通過(guò)提供同步時(shí)鐘來(lái)設(shè)計(jì)的，因此輸出通過(guò)時(shí)鐘的輸入同步變化。

下面是一個(gè)3位同步計(jì)數(shù)器的電路圖，該電路設(shè)計(jì)有2個(gè)AND邏輯門(mén)，3個(gè)JK觸發(fā)器和一個(gè)用于啟用觸發(fā)器的CLK信號(hào)。

在該電路中，向觸發(fā)器A的輸入端提供高電平有效信號(hào)。因此，它在每個(gè)CLK輸入的下降沿觸發(fā)。類(lèi)似地，AND門(mén)被提供給觸發(fā)器-B，在這種情況下，輸出主要取決于先前的觸發(fā)器輸入和輸出B。一旦AND門(mén)打開(kāi)，觸發(fā)器B將在觸發(fā)器A輸出為高電平時(shí)簡(jiǎn)單地切換。

這時(shí)候，觸發(fā)器C的輸入將成為第二個(gè)AND門(mén)的輸出。因此，一旦A2邏輯門(mén)被激活，觸發(fā)器C就會(huì)觸發(fā)。當(dāng)A1邏輯門(mén)和觸發(fā)器-B的輸出為高電平時(shí)，A2邏輯門(mén)將被激活。

其電路工作過(guò)程簡(jiǎn)單的表示如下：

在電路開(kāi)始時(shí)，觸發(fā)器排列在0，三個(gè)觸發(fā)器輸出將為零，即QCQBQA=000。但在主CLK信號(hào)的下降沿，觸發(fā)器A輸出切換從零到一。所以在觸發(fā)器 B和C 處，不會(huì)發(fā)生任何變化，因?yàn)檫@兩個(gè)觸發(fā)器的輸入端都是0，直到下一個(gè)CLK信號(hào)到來(lái)。

在提供第一個(gè)CLK信號(hào)時(shí)，觸發(fā)器的輸出將為QCQBQA =001。在應(yīng)用第二個(gè)時(shí)鐘信號(hào)之前，由于柵極A1輸出為高電平，因此A和B輸入等觸發(fā)器均為 1。因此，在第二個(gè)CLK信號(hào)的下降沿，兩個(gè)觸發(fā)器將再次切換。因此，這會(huì)將 FFA 輸出從1更改為0，并將FFB輸出從0更改為 1。因此，輸出將是 010;A1和A2等邏輯門(mén)都將關(guān)閉。

一旦應(yīng)用了第三個(gè)時(shí)鐘信號(hào)，觸發(fā)器A的輸出將翻轉(zhuǎn)，邏輯門(mén)A1和A1將打開(kāi)，因此輸出將為011。一旦應(yīng)用了第四個(gè)時(shí)鐘信號(hào)，則所有三個(gè)FF輸入將是在電路中高。因此，第四個(gè)觸發(fā)器的下降沿將觸發(fā)所有觸發(fā)器輸出，從而將QA和QB更改為0，QC更改為1。因此，這個(gè)特定CLK信號(hào)的整體o/p將為100，因此邏輯門(mén)A1和A2將被關(guān)閉。

一旦出現(xiàn)下一個(gè)CLK信號(hào)，然后在第五個(gè)CLK信號(hào)的下降沿，觸發(fā)器-A 輸出將再次從低電平切換到高電平。結(jié)果，輸出QCQBQA將為10，因此邏輯門(mén) A1和A2將被激活。

最后施加第六個(gè)CLK信號(hào)，觸發(fā)器A在其下降沿從1切換到0。觸發(fā)器B的輸入也因此為高電平，其輸出從0切換到1。因此，在這種情況下，QCQBQA將為110。此外，此過(guò)程將繼續(xù)，在第8個(gè)CLK信號(hào)的下降沿，所有觸發(fā)器輸出(即QCQBQA)將重置為000。

注意：在同步計(jì)數(shù)器中，一次復(fù)位電路中的所有觸發(fā)器非常重要，計(jì)數(shù)器設(shè)置時(shí)間等于電路內(nèi)每個(gè)觸發(fā)器的傳播延遲。所以，同步計(jì)數(shù)器可以通過(guò)一個(gè)高頻CLK信號(hào)來(lái)控制。

真值表

3位同步計(jì)數(shù)器基于上述說(shuō)明的真值表：

主要類(lèi)型

在數(shù)字電子電路中，有不同類(lèi)型的同步計(jì)數(shù)器，分別是：

二進(jìn)制計(jì)數(shù)器

4 位同步遞增計(jì)數(shù)器

4位同步遞減計(jì)數(shù)器

4位同步加減計(jì)數(shù)器

可加載計(jì)數(shù)器

BCD計(jì)數(shù)器

環(huán)形計(jì)數(shù)器

約翰遜計(jì)數(shù)器

下面簡(jiǎn)單介紹幾個(gè)比較常用同步計(jì)數(shù)器的工作過(guò)程。

1、4位同步遞增計(jì)數(shù)器

下圖所示的4位遞增計(jì)數(shù)器是使用JK觸發(fā)器設(shè)計(jì)的，外部時(shí)鐘脈沖與所有觸發(fā)器并聯(lián)。對(duì)于計(jì)數(shù)器的設(shè)計(jì)，首選選擇JK觸發(fā)器。使用JK觸發(fā)器的意義在于，如果兩個(gè)輸入都為高電平，它可以切換其狀態(tài)，具體取決于時(shí)鐘脈沖。

第一個(gè)觸發(fā)器的輸入連接到HIGH(邏輯1)，這使得觸發(fā)器在每個(gè)時(shí)鐘脈沖進(jìn)入它時(shí)進(jìn)行切換。因此同步計(jì)數(shù)器將使用單個(gè)時(shí)鐘信號(hào)并隨著每個(gè)脈沖改變其狀態(tài)。

第一個(gè)JK觸發(fā)器 (Q) 的輸出連接到第二個(gè)觸發(fā)器的輸入。AND門(mén)(外部連接)驅(qū)動(dòng)其他兩個(gè)觸發(fā)器的輸入。這些與門(mén)的輸入由前一級(jí)觸發(fā)器輸出提供。

如果FF2的輸入直接連接到FF1的Q1輸出，則計(jì)數(shù)器將無(wú)法正常工作。這是因?yàn)?，Q1值在計(jì)數(shù)為210時(shí)為高電平，這意味著FF2觸發(fā)器將為第三個(gè)時(shí)鐘脈沖切換。這會(huì)導(dǎo)致錯(cuò)誤的計(jì)數(shù)操作，計(jì)數(shù)為710而不是 410。

為了防止這個(gè)問(wèn)題，在FF2和FF3 的輸入端使用了AND門(mén)。只有當(dāng)Q0、Q1輸出為高時(shí)，AND門(mén)的輸出才會(huì)為高。因此，對(duì)于下一個(gè)時(shí)鐘脈沖，計(jì)數(shù)將為00012。

類(lèi)似地，當(dāng)Q0、Q1和Q2為高電平時(shí)，觸發(fā)器FF3將觸發(fā)第四個(gè)時(shí)鐘脈沖。Q3輸出在第8個(gè)時(shí)鐘脈沖之前不會(huì)切換，并將再次保持高電平直到第16個(gè)時(shí)鐘脈沖。在第16個(gè)時(shí)鐘脈沖之后，所有觸發(fā)器的q輸出將返回0。

工作原理過(guò)程如下：

在遞增同步計(jì)數(shù)器中，4位二進(jìn)制序列從0000開(kāi)始遞增到1111。所以在了解上述遞增計(jì)數(shù)器電路的工作之前，可能需要JK觸發(fā)器有所熟悉。

在上述電路中，觸發(fā)器的兩個(gè)輸入連接在一起。因此，只有兩種可能的情況會(huì)發(fā)生，即兩個(gè)輸入要么是高電平，要么是低電平。如果兩個(gè)輸入為高，則JK觸發(fā)器切換，如果兩者均為低，JK觸發(fā)器會(huì)記住，即它保持在先前的狀態(tài)。

下面介紹下它的工作過(guò)程(其實(shí)類(lèi)似上面的3位同步計(jì)數(shù)器)。另外，這里的時(shí)鐘脈沖表示邊沿觸發(fā)的時(shí)鐘脈沖。

在第一個(gè)時(shí)鐘脈沖中，所有觸發(fā)器的輸出都為0000。

在第二個(gè)時(shí)鐘脈沖中，由于J和K的輸入連接到邏輯高電平，JK觸發(fā)器(FF0)的輸出改變其狀態(tài)。因此，第一個(gè)觸發(fā)器(FF0)的輸出改變其狀態(tài)為每個(gè)時(shí)鐘脈沖。在下面的時(shí)序圖中可以看到，最低有效位(LSB)交替改變其狀態(tài)。從而產(chǎn)生-0001

在第三個(gè)時(shí)鐘脈沖中，下一個(gè)觸發(fā)器 (FF1) 將接收其JK輸入，即(邏輯高)并改變其狀態(tài)。在此狀態(tài)下，F(xiàn)F0將其狀態(tài)更改為0。因此FF1上的輸入為0。因此輸出為-0010。

同樣，在第四個(gè)時(shí)鐘脈沖FF1不會(huì)改變其狀態(tài)，因?yàn)樗妮斎胩幱诘碗娖綘顟B(tài)，它保持在其先前的狀態(tài)。盡管它向FF2產(chǎn)生輸出，但由于AND門(mén)的存在，它不會(huì)改變其狀態(tài)。FF0將再次將其輸出切換到邏輯高狀態(tài)。因此輸出為0011。

在第五個(gè)時(shí)鐘脈沖中，F(xiàn)F2接收輸入并改變其狀態(tài)。同時(shí)，F(xiàn)F0的輸出將具有低邏輯，F(xiàn)F1也將處于低狀態(tài)，產(chǎn)生0100。

這個(gè)過(guò)程一直持續(xù)到1111。

4位遞增同步計(jì)數(shù)器的真值表如下圖所示，可以清楚的說(shuō)明上述工作過(guò)程：

上圖表示4個(gè)觸發(fā)器Q1、Q2、Q3、Q4的輸出。第一個(gè)觸發(fā)器在每個(gè)邊沿觸發(fā)脈沖上切換，而第二個(gè)觸發(fā)器僅在其輸入在給定時(shí)鐘脈沖時(shí)為高電平時(shí)觸發(fā)。如果兩個(gè)輸出Q1和Q2為高電平，則第三個(gè)觸發(fā)器切換。同樣，如果所有三個(gè)Q1、Q2、Q3 都為高電平，則Q4將切換。這樣，再次達(dá)到零后，三個(gè)觸發(fā)器切換到邏輯低電平，即0000并再次開(kāi)始計(jì)數(shù)。

4位遞增同步計(jì)數(shù)器時(shí)序圖如下所示：

2、4位同步遞減計(jì)數(shù)器

遞減同步計(jì)數(shù)器按遞減順序計(jì)算數(shù)字，類(lèi)似于遞增計(jì)數(shù)器，不同的是減少其計(jì)數(shù)。所以JK觸發(fā)器的輸入連接到反相Q(Q')。下圖所示的4位遞減計(jì)數(shù)器是使用JK觸發(fā)器設(shè)計(jì)的。相同的外部時(shí)鐘脈沖連接到所有觸發(fā)器，如下所示：

由于計(jì)數(shù)器必須對(duì)序列進(jìn)行倒計(jì)時(shí)，因此最初所有輸入都將處于高電平狀態(tài)，因?yàn)樗鼈儽仨殞?duì)序列進(jìn)行倒計(jì)時(shí)。它將以1111開(kāi)始并以0000結(jié)束，類(lèi)似于遞增計(jì)數(shù)器。

在遞減計(jì)數(shù)器中，應(yīng)該記住，只有當(dāng)前觸發(fā)器在其輸出端產(chǎn)生低邏輯時(shí)，前觸發(fā)器才會(huì)切換。

3、4位同步加/減計(jì)數(shù)器

將上述兩個(gè)計(jì)數(shù)器合在一起在稱(chēng)為同步加/減計(jì)數(shù)器，這可以從它的輸入中選擇。帶有JK觸發(fā)器的加/減同步計(jì)數(shù)器的設(shè)計(jì)如下所示：

加/減計(jì)數(shù)器是通過(guò)2輸入AND門(mén)具有“加”和“減”計(jì)數(shù)模式，用于檢測(cè)計(jì)數(shù)操作的適當(dāng)位數(shù)條件。OR門(mén)用于組合來(lái)自每個(gè)JK觸發(fā)器的ADN門(mén)的輸出。

這里還提供了一條上/下控制線(xiàn)，它使上或下系列AND門(mén)能夠?qū)K觸發(fā)器Q 、 Q' 的輸出傳遞到級(jí)聯(lián)布置中的下一級(jí)觸發(fā)器。如果向上/向下控制線(xiàn)設(shè)置為高電平，則頂部與門(mén)處于啟用狀態(tài)，電路充當(dāng)向上計(jì)數(shù)器。如果向上/向下控制線(xiàn)設(shè)置為低電平，則底部與門(mén)處于啟用狀態(tài)，電路充當(dāng)向下計(jì)數(shù)器。

主要應(yīng)用

同步計(jì)數(shù)器的應(yīng)用包括以下幾個(gè)方面，簡(jiǎn)單列舉下：

機(jī)器的運(yùn)動(dòng)控制

電機(jī)轉(zhuǎn)速計(jì)數(shù)器

旋轉(zhuǎn)軸編碼器

脈沖發(fā)生器

數(shù)碼時(shí)鐘

報(bào)警系統(tǒng)

數(shù)字手表

其中，最常見(jiàn)和眾所周知的應(yīng)用是機(jī)器運(yùn)動(dòng)控制，即旋轉(zhuǎn)軸編碼器將機(jī)械脈沖轉(zhuǎn)換為電脈沖的過(guò)程。這些脈沖將作為加/減計(jì)數(shù)器的時(shí)鐘輸入，并啟動(dòng)電路運(yùn)動(dòng)。其典型的電路如下：

該電路由光電晶體管或光傳感器和連接到轉(zhuǎn)子軸的LED組成。這種安排連接到加/減同步計(jì)數(shù)器。當(dāng)機(jī)器開(kāi)始移動(dòng)時(shí)，它通過(guò)連接和干擾(接通和斷開(kāi))光傳感器和LED之間的光束來(lái)轉(zhuǎn)動(dòng)編碼器軸。

通過(guò)這種運(yùn)動(dòng)，轉(zhuǎn)子產(chǎn)生時(shí)鐘脈沖以增加向上/向下計(jì)數(shù)器電路的計(jì)數(shù)。因此，計(jì)數(shù)器會(huì)降低軸的運(yùn)動(dòng)并給出轉(zhuǎn)子移動(dòng)了多少距離的值。

為了計(jì)算轉(zhuǎn)子軸的運(yùn)動(dòng)，這里通過(guò)沿一個(gè)方向移動(dòng)軸來(lái)增加計(jì)數(shù)，并通過(guò)沿另一個(gè)方向移動(dòng)來(lái)減少計(jì)數(shù)。因此，還使用了編碼器/解碼器電路來(lái)區(qū)分運(yùn)動(dòng)方向。

優(yōu)缺點(diǎn)

同步計(jì)數(shù)器的優(yōu)點(diǎn)包括以下幾點(diǎn)內(nèi)容：

與異步計(jì)數(shù)器相比，設(shè)計(jì)簡(jiǎn)單。

可以同時(shí)工作。

基本上沒(méi)有傳播延遲。

計(jì)數(shù)系列通過(guò)邏輯門(mén)控制。

更快的操作。

同步計(jì)數(shù)器的主要缺點(diǎn)是，它需要大量額外的邏輯來(lái)執(zhí)行：

所有觸發(fā)器都通過(guò)單個(gè)或公共CLK信號(hào)驅(qū)動(dòng)。

需要大型組件和電路。

使用復(fù)雜的邏輯電路和比較多的狀態(tài)。

總結(jié)

以上就是同步計(jì)數(shù)器電路、類(lèi)型及工作原理等相關(guān)內(nèi)容的介紹。不難發(fā)現(xiàn)，與異步計(jì)數(shù)器相比，同步計(jì)數(shù)器電路設(shè)計(jì)非常簡(jiǎn)單。更重要的是，所有觸發(fā)器的CLK 輸入都以相同的CLK信號(hào)相互計(jì)時(shí)，因此所有輸出狀態(tài)將同時(shí)改變或切換。

目前，同步計(jì)數(shù)器在數(shù)字電子電路中應(yīng)用非常廣泛，其特點(diǎn)是大大提高了計(jì)數(shù)器工作頻率，可以高效的實(shí)現(xiàn)數(shù)字測(cè)量、邏輯運(yùn)算和機(jī)電控制。