寬帶隙半導體封裝用于高壓來突出陶瓷基板

寬帶隙半導體可實現(xiàn)高壓（10kv及以上）開關(guān)。因此，需要新的封裝解決方案來為此類設(shè)備奠定的基礎(chǔ)。金屬化陶瓷基板是一種眾所周知且成熟的技術(shù)，適用于高達3.3kv的電壓，但它在較高電壓下表現(xiàn)出一些弱點。由于其制造工藝，金屬化的輪廓很尖銳，并會導致電場增強在“三點區(qū)域”（陶瓷、導體和封裝材料相遇的地方），這可能導致局部放電（PD），最終導致模塊故障。以下主要介紹，一種新的基板結(jié)構(gòu)，其中三相點被移到電場較低的區(qū)域。在這種結(jié)構(gòu)中，陶瓷板被加工形成突起圓邊金屬化被釬焊在頂部。

描述了基于有限元的陶瓷基板設(shè)計，計算表明1mm厚的氮化鋁層足以承受10kv。介紹這種基板的制造過程，測試結(jié)果證明了這種新解決方案的優(yōu)越性，局部放電起始電壓提高了38%。

由于其物理特性，寬帶隙半導體使功率器件的額定電壓超過10kv。在這些材料中碳化硅（SiC）是技術(shù)最先進的，一些高壓SiC器件已經(jīng)得到證明（單極器件為10kv、雙極器件為15kv）。在研究中10kv額定SiC晶體管的封裝解決方案，特別是我們專注于集中電應力和熱應力的金屬化陶瓷基板。

有兩種現(xiàn)象限制了隔離層可以承受的電壓，最明顯的是電壓擊穿，當電場超過材料的能力時會發(fā)生電壓擊穿，從而導致電弧并立即導致隔離失效。能量較低的現(xiàn)象是局部放電（PD），它不會導致立即分解，但長時間的PD積累可能會導致材料逐漸降解，絕緣材料中發(fā)生的局部放電會導致壽命縮短。研究表明局部放電主要發(fā)生在金屬化的邊緣。

避免電壓擊穿和局部放電的可能解決方案是通過，使絕緣層更厚來減少絕緣層所經(jīng)歷的電場。在陶瓷基板的情況下，這種解決方案是不切實際的陶瓷基板用于疏散半導體器件散發(fā)的熱量。讓它變厚會導致在退化的熱性能，雖然SiC器件理論上可以在非常高的溫度下工作，但它強烈影響單極器件的性能。因此，超過100℃的結(jié)溫是不可取的，這樣的溫度可以使用非常有效的冷卻系統(tǒng)來實現(xiàn)，這除其他外需要薄陶瓷層。

在正確選擇的材料是非常重要，電力電子基板中使用的各種陶瓷中，可以觀察到介電強度（20至40kv/mm）和熱導率（28至175w/mk）的巨大差異?？傮w而言，發(fā)現(xiàn)氮化鋁（AIN）在這兩個方面都是最好的材料，也是在研究中選擇的材料。

增加局部放電起始電壓（PDIV）的另一種 方法是添加特定材料的涂層，其特性（例如中的介電常數(shù)中的電阻率）允許電場弛豫，尤其是在三相點處（陶瓷基板、半導體和封裝材料相遇的地方）。其實在研究了一種替代方法，其中我們改變了結(jié)構(gòu)的幾何形狀，使最大電場不再出現(xiàn)在三相點。

【文章來源：展至科技】

審核編輯 黃昊宇