0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高密度PCB設(shè)計(jì)中的技巧

嵌入式應(yīng)用開(kāi)發(fā) ? 來(lái)源:嵌入式應(yīng)用開(kāi)發(fā) ? 作者:嵌入式應(yīng)用開(kāi)發(fā) ? 2022-09-16 08:54 ? 次閱讀

在設(shè)計(jì)高速高密度PCB時(shí),串?dāng)_(crosstalk interference)確實(shí)是要特別注意的,因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方:

控制走線特性阻抗的連續(xù)與匹配。

走線間距的大小,一般??吹降拈g距為兩倍線寬??梢酝高^(guò)仿真來(lái)知道走線間距對(duì)時(shí)序及信號(hào)完整性的影響,找出可容忍的最小間距。不同芯片信號(hào)的結(jié)果可能不同。

選擇適當(dāng)?shù)亩私臃绞健?/p>

避免上下相鄰兩層的走線方向相同,甚至有走線正好上下重疊在一起,因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。

利用盲埋孔(blind/buried via)來(lái)增加走線面積,但是PCB板的制作成本會(huì)增加。在實(shí)際執(zhí)行時(shí)確實(shí)很難達(dá)到完全平行與等長(zhǎng),不過(guò)還是要盡量做到。

除此以外,可以預(yù)留差分端接和共模端接,以緩和對(duì)時(shí)序與信號(hào)完整性的影響。

考慮電路板尺寸和電流

大多數(shù)從事電子設(shè)計(jì)的人都知道,就像沿著河道走的河流,流動(dòng)的電子也可能會(huì)遇到咽喉點(diǎn)和瓶頸;這一點(diǎn)被直接應(yīng)用在車(chē)用保險(xiǎn)絲(automotive fuse)的設(shè)計(jì)中。透過(guò)控制走線的厚度和形狀(U型彎曲、V型彎曲、S形等),保險(xiǎn)絲可以經(jīng)過(guò)校準(zhǔn),在電流超載時(shí)熔斷于咽喉點(diǎn)。

問(wèn)題是,設(shè)計(jì)工程師偶爾會(huì)在他們的PCB設(shè)計(jì)中遭遇類(lèi)似的電氣咽喉點(diǎn);舉例來(lái)說(shuō):在用兩個(gè)陡峭45度也可以的地方,使用90度彎角;當(dāng)彎曲度大于90度時(shí),采用之字形狀。充 其量那些導(dǎo)線只會(huì)讓訊號(hào)傳播速度變慢;最糟糕的情況是它們會(huì)像汽車(chē)保險(xiǎn)絲一樣在電阻點(diǎn)熔斷。

避開(kāi)裂片風(fēng)險(xiǎn)

裂片(sliver)是一種制造上的失誤,可透過(guò)適當(dāng)?shù)碾娐钒逶O(shè)計(jì)獲得最佳管理(如圖1);為了理解裂片問(wèn)題,我們需要復(fù)習(xí)一下化學(xué)蝕刻工藝?;瘜W(xué)蝕刻是為了分解不需要的銅,但如果要蝕刻的部分特別長(zhǎng)、薄、呈片狀,那些形狀有時(shí)候會(huì)在完全被分解之前整塊剝離;這種裂片會(huì)飄浮在化學(xué)溶液中,有可能隨機(jī)落在另一片電路板上。

pYYBAGMjBraAJnmIAABwjXN92-w41.jpeg

圖1 在這個(gè)案例中,走線之間的窄屏蔽對(duì)電路基板來(lái)說(shuō)是安全的。

同樣有可能發(fā)生的風(fēng)險(xiǎn)是,裂片仍留在原來(lái)那片電路板上;如果裂片夠窄,酸液池可能會(huì)腐蝕掉下方足夠多的銅,使裂片部分剝離。于是裂片像旗子一樣黏著電路板四處飄,最后還是免不了落到那片板子上導(dǎo)致其他走線短路。

那么該去哪里尋找潛在的裂片?又如何避免裂片產(chǎn)生呢?在進(jìn)行PCB布線時(shí),最好避免留下非常窄的銅線區(qū)域(如圖2);這種區(qū)域通常是走線與焊墊間隙出現(xiàn)交叉、平面被填滿的情況造成(圖3)。將銅線的最小寬度設(shè)置為大于制造商允許的最小值,你的設(shè)計(jì)應(yīng)該就不會(huì)有這方面的問(wèn)題。標(biāo)準(zhǔn)的最小蝕刻寬度是0.006英吋。

poYBAGMjBraAKbd9AAB0HKckCRs70.jpeg

圖2 一個(gè)非常狹窄的裂片風(fēng)險(xiǎn)區(qū)域,例如圖中這個(gè)原始設(shè)計(jì)檔內(nèi)的案例,在制造時(shí)可能不受控制地剝離,導(dǎo)致短路和良率問(wèn)題。

pYYBAGMjBraAENZGAAB6PW7jKeg01.jpeg

圖3 在這個(gè)案例中,化學(xué)蝕刻會(huì)改變狹窄裂片填充的形狀/尺寸;裂片剝離時(shí)會(huì)產(chǎn)生意料不到的碎屑或漂浮物。

關(guān)注DRC

自動(dòng)布線器的設(shè)置通常是針對(duì)設(shè)計(jì)功能,而設(shè)計(jì)規(guī)則檢查器(Design Rule Checker,DRC)一般是用來(lái)擷取制造商的設(shè)計(jì)約束;雖然設(shè)置過(guò)程同樣繁瑣,跟自動(dòng)布線器比起來(lái)要好得多。大多數(shù)設(shè)計(jì)團(tuán)隊(duì)最終都會(huì)建立一整套設(shè)計(jì)規(guī)則,目的是標(biāo)準(zhǔn)化裸板制作成本、最大化良率,并讓組裝、檢查和測(cè)試盡可能一致。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4319

    文章

    23099

    瀏覽量

    397913
  • 電路板
    +關(guān)注

    關(guān)注

    140

    文章

    4960

    瀏覽量

    97851
  • 串?dāng)_
    +關(guān)注

    關(guān)注

    4

    文章

    189

    瀏覽量

    26949
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速PCB設(shè)計(jì)指南的高密度(HD)電路設(shè)計(jì)

    高速PCB設(shè)計(jì)指南的高密度(HD)電路設(shè)計(jì)   本文介紹,許多人把芯片規(guī)模的BGA封裝看作是由便攜式電
    發(fā)表于 03-21 18:24 ?1039次閱讀

    高速高密度多層PCB設(shè)計(jì)和布局布線技術(shù)

    高速高密度多層PCB設(shè)計(jì)和布局布線技術(shù)
    發(fā)表于 08-12 10:47

    PCB布線常見(jiàn)面試題,你都會(huì)嗎?(4)

    的走線密度,但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng),同時(shí)走線過(guò)細(xì)也使阻抗無(wú)法降低,請(qǐng)專(zhuān)家介紹在高速(>100MHz)高密度PCB設(shè)計(jì)的技巧?20.電源濾波的講究eg:請(qǐng)問(wèn),模擬電源處的
    發(fā)表于 01-04 17:04

    在高速(>100MHz)高密度PCB設(shè)計(jì)的技巧?

    在電路板尺寸固定的情況下,如果設(shè)計(jì)需要容納更多的功能,就往往需要提高PCB的走線密度,但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng),同時(shí)走線過(guò)細(xì)也使阻抗無(wú)法降低。在設(shè)計(jì)高速高密度
    發(fā)表于 08-29 14:11

    PCB布局及原理圖交互式抓取

    到系統(tǒng)的穩(wěn)定,因此可以這樣認(rèn)為,良好的布局是PCB設(shè)計(jì)成功的第一步。布局的方式分為手動(dòng)布局和自動(dòng)布局。在高速、高密度PCB設(shè)計(jì),自動(dòng)布局很難滿足實(shí)際要求,一般是手動(dòng)布局。本文我們主
    發(fā)表于 08-10 10:31

    如何去面對(duì)高速高密度PCB設(shè)計(jì)的新挑戰(zhàn)?

    如何去面對(duì)高速高密度PCB設(shè)計(jì)的新挑戰(zhàn)?
    發(fā)表于 04-23 06:18

    高速高密度PCB設(shè)計(jì)的關(guān)鍵技術(shù)問(wèn)題是什么?

    本文介紹高速高密度PCB設(shè)計(jì)的關(guān)鍵技術(shù)問(wèn)題(信號(hào)完整性、電源完整性、EMC /EM I和熱分析)和相關(guān)EDA技術(shù)的新進(jìn)展,討論高速高密度PCB設(shè)計(jì)的幾種重要趨勢(shì)。
    發(fā)表于 04-25 07:07

    高速高密度PCB設(shè)計(jì)電容器的選擇

    高速高密度PCB 設(shè)計(jì)電容器的選擇電容器是電子電路的基本元件之一,有重要而廣泛的用途。按應(yīng)用分類(lèi),大多數(shù)電容器常分為四種類(lèi)型:交流耦合,包括
    發(fā)表于 02-10 14:54 ?857次閱讀
    高速<b class='flag-5'>高密度</b><b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>電容器的選擇

    高速高密度PCB設(shè)計(jì)的新挑戰(zhàn)概述

    高速高密度PCB設(shè)計(jì)的新挑戰(zhàn)概述 如何利用先進(jìn)的EDA工具以及最優(yōu)化的方法和流程,高質(zhì)量、高效率的完成設(shè)計(jì),已經(jīng)成為系統(tǒng)廠商和設(shè)計(jì)工程師不得不
    發(fā)表于 03-13 15:16 ?536次閱讀
    高速<b class='flag-5'>高密度</b><b class='flag-5'>PCB設(shè)計(jì)</b>的新挑戰(zhàn)概述

    高速高密度PCB的SI問(wèn)題

    隨著數(shù)字電子產(chǎn)品向高速高密度發(fā)展,SI問(wèn)題逐漸成為決定產(chǎn)品性能的因素之一,高速高密度PCB設(shè)計(jì)必須有效應(yīng)對(duì)SI問(wèn)題。在PCB級(jí),影響SI的3個(gè)主要方面是互聯(lián)阻抗不連續(xù)引起的反射、鄰
    發(fā)表于 09-09 11:00 ?0次下載
    高速<b class='flag-5'>高密度</b><b class='flag-5'>PCB</b>的SI問(wèn)題

    Altium Designer入門(mén)教程之印刷電路板的布線設(shè)計(jì)詳細(xì)資料說(shuō)明

    在完成電路板的布局工作以后,就可以開(kāi)始布線操作了。在PCB的設(shè)計(jì),布線是完成產(chǎn)品設(shè)計(jì)的重要步驟,其要求最高、技術(shù)最細(xì)、工作量最大。其首要任務(wù)就是在PCB板上布通所有的導(dǎo)線,建立起電路所需的所有電氣連接,這在
    發(fā)表于 03-11 08:00 ?0次下載
    Altium Designer入門(mén)教程之印刷電路板的布線設(shè)計(jì)詳細(xì)資料說(shuō)明

    高速高密度PCB設(shè)計(jì)面臨著什么挑戰(zhàn)

    面對(duì)高速高密度PCB設(shè)計(jì)的挑戰(zhàn),設(shè)計(jì)者需要改變的不僅僅是工具,還有設(shè)計(jì)的方法、理念和流程。
    發(fā)表于 09-15 17:39 ?798次閱讀
    高速<b class='flag-5'>高密度</b><b class='flag-5'>PCB設(shè)計(jì)</b>面臨著什么挑戰(zhàn)

    PCB設(shè)計(jì)管理高密度通孔的需求設(shè)計(jì)

    PCB設(shè)計(jì)領(lǐng)域,我們沒(méi)有太多需要跟蹤的項(xiàng)目。但是,有很多設(shè)計(jì)對(duì)象(例如通孔)確實(shí)需要管理,尤其是在高密度設(shè)計(jì)。盡管較早的設(shè)計(jì)可能僅使用了幾個(gè)不同的通孔,但當(dāng)今的高密度互連(HDI)
    的頭像 發(fā)表于 12-14 12:44 ?1825次閱讀

    淺談高密度PCB設(shè)計(jì)的元件放置

    當(dāng)印刷電路板(PCB)取代了過(guò)去緩慢且笨重的手工接線板和系統(tǒng)時(shí),它成為一種新穎的技術(shù),使電子工程師能夠相對(duì)快速,輕松且廉價(jià)地組裝復(fù)雜的電子系統(tǒng)。結(jié)果,電子工業(yè)付出了巨大的努力來(lái)使這些板的制造盡可能
    的頭像 發(fā)表于 01-20 12:38 ?1218次閱讀
    淺談<b class='flag-5'>高密度</b><b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>的元件放置

    高速(&gt;100MHz)高密度PCB設(shè)計(jì)技巧分享

    PCB設(shè)計(jì)的技巧? 在設(shè)計(jì)高速高密度PCB時(shí),串?dāng)_(crosstalk interference)確實(shí)是要特別注意的,因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signal inte
    發(fā)表于 06-24 16:01 ?868次閱讀