觸發(fā)器的種類與觸發(fā)方式

你知道嗎?計(jì)算機(jī)和計(jì)算器使用觸發(fā)器來(lái)進(jìn)行記憶。一定數(shù)量的觸發(fā)器組合將產(chǎn)生一定數(shù)量的內(nèi)存。觸發(fā)器是使用邏輯門(mén)形成的，而邏輯門(mén)又由晶體管制成。

觸發(fā)器是電子設(shè)備內(nèi)存中的基本構(gòu)建塊，每個(gè)觸發(fā)器可以存儲(chǔ)一位數(shù)據(jù)。觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，因此它們是雙穩(wěn)態(tài)多諧振蕩器，兩個(gè)穩(wěn)定狀態(tài)分別是高(邏輯 1)和低(邏輯 0)。

之所以使用術(shù)語(yǔ)觸發(fā)器，是因?yàn)樗鼈兛梢栽诳刂?a target="_blank">信號(hào)的影響下在狀態(tài)之間切換，即它們可以“翻轉(zhuǎn)”到一個(gè)狀態(tài)并“翻轉(zhuǎn)”回另一個(gè)狀態(tài)。其主要特點(diǎn)包括：

觸發(fā)器是二進(jìn)制存儲(chǔ)設(shè)備，因?yàn)樗鼈兛梢源鎯?chǔ)二進(jìn)制數(shù)據(jù)(0或1)。

觸發(fā)器是邊沿敏感或邊沿觸發(fā)設(shè)備，即它們對(duì)轉(zhuǎn)換敏感，而不是對(duì)時(shí)鐘信號(hào)的持續(xù)時(shí)間或?qū)挾让舾小?/p>

也被稱為信號(hào)變化敏感器件，即時(shí)鐘信號(hào)電平的變化會(huì)帶來(lái)觸發(fā)器輸出的變化。

工作方式取決于時(shí)鐘脈沖。

也用于控制數(shù)字電路的功能，因?yàn)榭梢愿鶕?jù)狀態(tài)改變數(shù)字電路的操作。

觸發(fā)器的種類

一些最常見(jiàn)的觸發(fā)器包括SR觸發(fā)器、D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器，下面分別來(lái)介紹下。

1、SR觸發(fā)器

SR觸發(fā)器是所有觸發(fā)器中的基本觸發(fā)器，所有其他觸發(fā)器都是在SR觸發(fā)器的基礎(chǔ)上開(kāi)發(fā)的。SR觸發(fā)器如下圖所示：

SR代表SET和RESET，這也可以稱為RS觸發(fā)器。不同的是RS是反相SR觸發(fā)器。任何觸發(fā)器都可以使用邏輯門(mén)構(gòu)建。使用NAND和NOR門(mén)，因?yàn)樗鼈兪峭ㄓ瞄T(mén)。

下面是使用NAND門(mén)的SR觸發(fā)器。

SR觸發(fā)器的真值表：

工作過(guò)程：

從上面的真值表可以清楚地看出，SR觸發(fā)器將在四個(gè)條件下置位或復(fù)位。

對(duì)于最后一個(gè)條件，它將處于無(wú)效狀態(tài)。

當(dāng)S=1且R=0時(shí)，SR觸發(fā)器將被設(shè)置，如果S=1且R=1，則觸發(fā)器會(huì)記住先前的狀態(tài)。

當(dāng)S=0且R=1時(shí)，觸發(fā)器將被復(fù)位，如果S=1且R=1，則它會(huì)記住之前的狀態(tài)。

但是當(dāng)兩個(gè)輸入都為零時(shí)，SR觸發(fā)器將處于不確定狀態(tài)，其中Q和Q'將相同，這是不允許的。

通過(guò)向現(xiàn)有觸發(fā)器添加門(mén)額外的門(mén)來(lái)避免這種不確定狀態(tài)。這稱為時(shí)鐘或門(mén)控SR觸發(fā)器，這僅產(chǎn)生高時(shí)鐘脈沖的輸出。以下是使用NAND門(mén)的時(shí)鐘SR觸發(fā)器的電路：

2、D觸發(fā)器

在SR觸發(fā)器中發(fā)生了一個(gè)不確定的狀態(tài)，這可以通過(guò)使用D觸發(fā)器來(lái)避免。這里D代表“數(shù)據(jù)(Data)”。它由SR觸發(fā)器構(gòu)成，其中計(jì)時(shí)SR觸發(fā)器的兩個(gè)輸入 (S&R) 連接到反相器。

D觸發(fā)器是使用最廣泛的觸發(fā)器之一，它有一個(gè)時(shí)鐘信號(hào)(Clk)作為輸入，數(shù)據(jù)(D)作為另一個(gè)輸入。有兩個(gè)輸出，這些輸出相互補(bǔ)充。D觸發(fā)器的符號(hào)如下圖所示。

真值表圖如下：

使用NAND門(mén)的D觸發(fā)器如下圖所示：

工作過(guò)程：

D觸發(fā)器將根據(jù)時(shí)鐘信號(hào)工作。

當(dāng)時(shí)鐘為低電平時(shí)，觸發(fā)器的輸出不會(huì)發(fā)生變化，即它會(huì)記住先前的狀態(tài)。

當(dāng)時(shí)鐘信號(hào)為高電平并且在其數(shù)據(jù)引腳上接收到任何數(shù)據(jù)時(shí)，它會(huì)改變輸出狀態(tài)。

當(dāng)數(shù)據(jù)為高時(shí)，Q復(fù)位為0，如果數(shù)據(jù)為低，Q被設(shè)置為0。

可以使用D觸發(fā)器構(gòu)建主從D觸發(fā)器。

3、JK觸發(fā)器

JK觸發(fā)器以發(fā)明IC的電氣工程師Jack Kilby的名字命名。

JK觸發(fā)器是對(duì)SR觸發(fā)器的修改。其中J輸入類似于SR觸發(fā)器的置位輸入，而K輸入類似于SR觸發(fā)器的復(fù)位輸入。SR觸發(fā)器 (S=R=1) 中不允許的條件J=K=1被解釋為切換命令。

在JK觸發(fā)器中，共有：

兩個(gè)數(shù)據(jù)輸入J和K。

一個(gè)時(shí)鐘信號(hào)輸入 (CLK)。

兩個(gè)輸出Q和Q'。

JK觸發(fā)器的符號(hào)如下所示：

真值表圖如下所示：

使用門(mén)的JK觸發(fā)器的電路如下所示，它類似于修改后的NAND SR觸發(fā)器：

工作過(guò)程：

當(dāng) J為低且K為低時(shí)，Q返回其先前的狀態(tài)值，即它保持當(dāng)前狀態(tài)。

當(dāng)J為低而K為高時(shí)，觸發(fā)器將處于復(fù)位狀態(tài)，即Q=0，Q'=1。

當(dāng)J為高而K為低時(shí)，觸發(fā)器將處于置位狀態(tài)，即Q=1，Q'=0。

當(dāng)J為高且K為高時(shí)，觸發(fā)器將處于Toggle狀態(tài)或翻轉(zhuǎn)狀態(tài)，這意味著輸出將補(bǔ)充先前的狀態(tài)值。

4、T觸發(fā)器

T觸發(fā)器也被稱為“Toggle Flip – flop”，切換是在存在時(shí)鐘輸入信號(hào)的情況下將輸出更改為先前狀態(tài)的補(bǔ)碼。

T觸發(fā)器共有：

T輸入。

一個(gè)時(shí)鐘信號(hào)輸入 (CLK)。

兩個(gè)輸出Q和Q'。

T型觸發(fā)器的符號(hào)如下圖所示：

其實(shí)可以通過(guò)使用任何其他觸發(fā)器來(lái)構(gòu)造一個(gè)T觸發(fā)器。

SR觸發(fā)器：通過(guò)將S 觸發(fā)器的輸出反饋連接到輸入 (S & R)。

D觸發(fā)器：將Q'連接到其D觸發(fā)器的數(shù)據(jù)輸入端作為反饋路徑。

JK觸發(fā)器：通過(guò)將JK觸發(fā)器的J&K輸入組合成單輸入，可以設(shè)計(jì)出T觸發(fā)器。

真值表如下圖所示：

由NAND JK觸發(fā)器制成的T觸發(fā)器電路如下圖所示。

工作過(guò)程：

當(dāng)T輸入為低電平時(shí)，T觸發(fā)器的下一個(gè)狀態(tài)與當(dāng)前狀態(tài)相同，即保持當(dāng)前狀態(tài)。

T=0并且當(dāng)前狀態(tài)=0然后下一個(gè)狀態(tài)=0。

T=0并且當(dāng)前狀態(tài)=1然后下一個(gè)狀態(tài)=1。

當(dāng)T輸入為高時(shí)，T觸發(fā)器的下一個(gè)狀態(tài)被切換，即它與時(shí)鐘轉(zhuǎn)換時(shí)當(dāng)前狀態(tài)的補(bǔ)碼相同。

T=1并且當(dāng)前狀態(tài)=0然后下一個(gè)狀態(tài)=1。

T=1并且當(dāng)前狀態(tài)=1然后下一個(gè)狀態(tài)=0。

關(guān)于觸發(fā)方式

觸發(fā)器輸出的變化可以通過(guò)輸入信號(hào)的微小變化來(lái)完成，這種微小的變化可以在時(shí)鐘脈沖的幫助下完成，而該時(shí)鐘脈沖稱為觸發(fā)脈沖。

所以觸發(fā)器也被稱為“觸發(fā)”，當(dāng)觸發(fā)脈沖施加到輸入時(shí)，會(huì)導(dǎo)致輸出發(fā)生變化。觸發(fā)器是寄存器和計(jì)數(shù)器中的基本組件，它們以多位數(shù)字的形式存儲(chǔ)數(shù)據(jù)。連接數(shù)個(gè)觸發(fā)器構(gòu)成時(shí)序電路，所有這些觸發(fā)器都需要觸發(fā)脈沖。施加到輸入的觸發(fā)脈沖的數(shù)量決定了計(jì)數(shù)器中的數(shù)量。

目前主有兩種觸發(fā)方式：電平觸發(fā)和邊沿觸發(fā)。

電平觸發(fā)

根據(jù)輸入的有效電平改變輸出狀態(tài)的觸發(fā)過(guò)程稱為“電平觸發(fā)”。電平觸發(fā)有兩種類型，它們是：

高電平觸發(fā)。

低電平觸發(fā)。

1、高電平觸發(fā)

在高電平觸發(fā)中，觸發(fā)器的輸出僅在其使能輸入處于高電平狀態(tài)即邏輯高或邏輯1時(shí)發(fā)生變化。高電平觸發(fā)的符號(hào)表示如下所示：

2、低電平觸發(fā)

在低電平觸發(fā)中，觸發(fā)器的輸出僅在其使能輸入處于低狀態(tài)即邏輯低或邏輯0時(shí)才發(fā)生變化。低電平觸發(fā)的符號(hào)表示如下所示，低電平觸發(fā)通常由時(shí)鐘輸入上的氣泡標(biāo)識(shí)。

邊沿觸發(fā)

在邊沿觸發(fā)中，僅當(dāng)輸入出現(xiàn)在時(shí)鐘脈沖的任一跳變時(shí)，輸出才會(huì)改變，即從低到高(0 到 1)或從高到低(1 到 0)。

邊沿觸發(fā)也有兩種類型，它們是：

正邊沿觸發(fā)。

負(fù)邊沿觸發(fā)。

1、正邊沿觸發(fā)

在正邊沿觸發(fā)中，僅當(dāng)輸入處于時(shí)鐘脈沖輸入的正邊沿時(shí)，輸出才會(huì)改變，即從低到高(0 到 1)的轉(zhuǎn)換。當(dāng)需要觸發(fā)器在低電平到高電平轉(zhuǎn)換狀態(tài)下響應(yīng)時(shí)，使用正邊沿觸發(fā)方法。正邊沿觸發(fā)沿觸發(fā)的符號(hào)表示如下所示。

2、負(fù)邊沿觸發(fā)

在負(fù)邊沿觸發(fā)中，只有當(dāng)輸入處于時(shí)鐘脈沖輸入的負(fù)邊沿時(shí)，輸出才會(huì)改變，即從高電平到低電平(1 到 0)的轉(zhuǎn)換。當(dāng)需要觸發(fā)器在高電平到低電平轉(zhuǎn)換狀態(tài)下響應(yīng)時(shí)，使用負(fù)邊沿觸發(fā)方法。負(fù)邊沿觸發(fā)的符號(hào)表示如下所示：

為什么說(shuō)邊沿觸發(fā)優(yōu)于電平觸發(fā)?

最好使用邊沿觸發(fā)而不是電平觸發(fā)。這是因?yàn)閷?duì)于電平觸發(fā)觸發(fā)器的特定情況，電平觸發(fā)可能會(huì)導(dǎo)致電路不穩(wěn)定，其中在觸發(fā)器輸出發(fā)生變化的同時(shí)，時(shí)鐘脈沖被提供給輸入。從輸出到輸入的反饋會(huì)導(dǎo)致這種不穩(wěn)定性。為了避免這種不穩(wěn)定性，使用了邊沿觸發(fā)觸發(fā)器。

觸發(fā)器的應(yīng)用

觸發(fā)器的應(yīng)用非常廣泛，可以說(shuō)在數(shù)字電路中很是常見(jiàn)，下面簡(jiǎn)單整理一些：

寄存器：由于觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，所以將它們用于寄存器等存儲(chǔ)元件中，用于數(shù)據(jù)存儲(chǔ)。通常在計(jì)算機(jī)等電子設(shè)備中使用寄存器。

計(jì)數(shù)器：相互連接的觸發(fā)器組用作計(jì)數(shù)器，對(duì)事件發(fā)生的增量或減量進(jìn)行計(jì)數(shù)。

分頻電路：觸發(fā)器用作分頻電路，將輸入頻率精確地分成一半。分頻電路用于規(guī)范電子電路的頻率。

數(shù)據(jù)傳輸：使用移位寄存器(一種特殊類型的寄存器)將數(shù)據(jù)從一個(gè)觸發(fā)器傳輸?shù)搅硪粋€(gè)觸發(fā)器，它們以特定的順序連接。

總結(jié)

簡(jiǎn)單來(lái)說(shuō)，觸發(fā)器就是同步時(shí)序電路的構(gòu)建塊。它有兩個(gè)穩(wěn)定狀態(tài)，可以存儲(chǔ)一位信息。觸發(fā)器將具有時(shí)鐘信號(hào)，它們的狀態(tài)根據(jù)時(shí)鐘脈沖而變化，這些設(shè)備將具有兩種狀態(tài)和一條反饋路徑。

需要注意的是，觸發(fā)器是邊緣敏感的，當(dāng)時(shí)鐘信號(hào)從低到高或從高到低轉(zhuǎn)換時(shí)，它們將改變它們的狀態(tài)。在時(shí)鐘信號(hào)從0到1或1到0的轉(zhuǎn)換之后，即當(dāng)時(shí)鐘處于恒定的0或1時(shí)，即使輸入發(fā)生變化，狀態(tài)也保持不變。