0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

芯片設計之Quarus 工具部分功能簡介

倩倩 ? 來源:《IC設計與方法》 ? 作者:《IC設計與方法》 ? 2022-08-17 15:26 ? 次閱讀

Quarus Ⅱ工具邏輯綜合的選項設置窗口如圖一所示,類似AISC邏輯綜合過程中的約束步驟,設計人員可以通過Quarus Ⅱ工具采用適合的手段對PLD(可編程器件)進行約束和優(yōu)化。

Quarus Ⅱ工具的約束包括三種:速度優(yōu)先、面積優(yōu)先、速度和面積平衡考慮。

Quarus Ⅱ工具可以使用宏單元進行邏輯優(yōu)化,該宏單元是可編程器件生產(chǎn)商設計完成的固定模塊如加法器、乘法器等。上述宏單元的效用優(yōu)于設計人員自主編寫的代碼,Quarus Ⅱ工具會從設計人員自主編寫的代碼中自動提煉出與宏單元有相同功能的代碼,并采用宏單元替換上述代碼。

Quarus Ⅱ工具中,有限狀態(tài)機(是一種用來進行對象行為建模的工具,作用是描述對象在其生命周期內(nèi)所經(jīng)歷的狀態(tài)序列,以及如何響應來自外界的各種事件)的狀態(tài)編碼(個人理解:對有限狀態(tài)機的各種狀態(tài)的編號)有三種方式:Auto(自動選擇方式)、One-Hot(根據(jù)網(wǎng)絡資料理解:一位有效方式,通過將編碼中"1"左移編號,如010的下一個編號是100,而不是011)、Minimal Bit(個人理解:占用最小空間的方式)。

如果芯片設計代碼的有限狀態(tài)機未采用明確的狀態(tài)編碼方式,計算機會自動選擇合適的狀態(tài)機編碼方式,提高編碼效率。

3b00f34c-1dcd-11ed-ba43-dac502259ad0.png

圖一,圖片來源:學堂在線《IC設計與方法》

布局布線可以采取幾種不同的方式。在初期設計過程中,需驗證設計功能是否正確,不需過多考慮芯片的效率,可以選取快速布局的方式,1小時可以完成布局布線。當設計功能調(diào)整完成,需要采用緊湊的設計實現(xiàn)更優(yōu)的性能,可以選取標準布線方式,使設計達到最好的布局布線效果。

3b3666d0-1dcd-11ed-ba43-dac502259ad0.png

圖片來源:學堂在線《IC設計與方法》

IO引腳指定需要注意:

(1)通常會將數(shù)據(jù)總線的八位或十六位分布在同一方向,以使引腳位置可以處于芯片同一側,且不給某一引腳指定具體名字。這種方式可以增加布局布線的靈活性,使布局布線實現(xiàn)線長最短、性能最好。

(2)在復雜芯片中,IO引腳可能會有多個Bank(根據(jù)網(wǎng)絡資料,個人理解為具有相同特征的一組輸入輸出信號)。每個Bank中的供電電壓和驅(qū)動方式等相同,也可以增加布局布線的靈活性。

3b6619a2-1dcd-11ed-ba43-dac502259ad0.png

圖片來源:學堂在線《IC設計與方法》

通常,IO引腳指定完成后,需進行IO引腳指定分析。需進行IO引腳指定分析的原因:可編程器件的一些IO引腳具有特殊功能,如時鐘專用引腳、復位信號專用引腳、存儲器相關引腳等,設計人員需要分析特殊引腳功能是否與所設計的IO引腳指定是否有沖突,并避免沖突。

圖二展示了IO引腳指定分析結果,在分析結果中給出詳細的IO分配表,IO分配表可用于后續(xù)PCB(印刷電路板,個人理解芯片實現(xiàn)具體功能所需的電路板)布線工具分析。除此之外,IO引腳的相關分析文件、相關輸出引腳的負載等信息均可以在相關窗口中獲取。

3b90c058-1dcd-11ed-ba43-dac502259ad0.png

圖二,圖片來源:學堂在線《IC設計與方法》

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PLD
    PLD
    +關注

    關注

    6

    文章

    224

    瀏覽量

    59452
  • 代碼
    +關注

    關注

    30

    文章

    4813

    瀏覽量

    68833
  • Quarus
    +關注

    關注

    0

    文章

    4

    瀏覽量

    6421

原文標題:芯片設計相關介紹(29)——Quarus Ⅱ工具部分功能簡介(下)

文章出處:【微信號:行業(yè)學習與研究,微信公眾號:行業(yè)學習與研究】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    景銳51核芯片ISP燒錄工具

    景銳51核芯片ISP燒錄工具
    發(fā)表于 01-12 09:50 ?0次下載

    PI Expert在線設計工具新增功能

    PI Expert是我們值得信賴的在線設計工具,其性能和功能仍在不斷增強當中。
    的頭像 發(fā)表于 12-19 09:47 ?243次閱讀

    芯片開發(fā)必備工具|好用的文件比對工具有哪些?

    芯片開發(fā)工程中,通常為了知道工程目錄下發(fā)生了哪些改動,或者兩份源碼文件之間有什么不同,會需要用到文件和文件夾的比對工具。使用工具比肉眼觀察更便捷,也更精確!本文將介紹自己最常用的幾款文件比對
    的頭像 發(fā)表于 11-01 08:11 ?464次閱讀
    <b class='flag-5'>芯片</b>開發(fā)必備<b class='flag-5'>工具</b>|好用的文件比對<b class='flag-5'>工具</b>有哪些?

    芯片開發(fā)必備工具——好用的文件比對工具有哪些?

    芯片開發(fā)必備工具——好用的文件比對工具有哪些?
    的頭像 發(fā)表于 11-01 08:11 ?294次閱讀
    <b class='flag-5'>芯片</b>開發(fā)必備<b class='flag-5'>工具</b>——好用的文件比對<b class='flag-5'>工具</b>有哪些?

    RISC-V 工具簡介

    架構芯片上的難度。工具鏈是一個體系架構的重要且不可缺失的組成部分,它是基礎軟件的基礎。RISC-V工具鏈經(jīng)過幾年的發(fā)展,在功能上已經(jīng)日漸完
    發(fā)表于 10-25 22:59

    Xpedition Schematic Analysis原理圖完整性分析工具簡介

    本系列,我們的產(chǎn)品技術專家將結合電子系統(tǒng)設計軟件的新功能和應用熱點進行選題,本期主題為Xpedition Schematic Analysis 原理圖完整性分析工具簡介,敬請參閱!
    的頭像 發(fā)表于 09-24 10:00 ?745次閱讀
    Xpedition Schematic Analysis原理圖完整性分析<b class='flag-5'>工具</b><b class='flag-5'>簡介</b>

    TI 降壓轉換器多功能引腳及其應用的簡介

    電子發(fā)燒友網(wǎng)站提供《TI 降壓轉換器多功能引腳及其應用的簡介.pdf》資料免費下載
    發(fā)表于 09-10 10:26 ?0次下載
    TI 降壓轉換器多<b class='flag-5'>功能</b>引腳及其應用的<b class='flag-5'>簡介</b>

    TI磁感應仿真器功能簡介

    電子發(fā)燒友網(wǎng)站提供《TI磁感應仿真器功能簡介.pdf》資料免費下載
    發(fā)表于 08-28 09:48 ?0次下載
    TI磁感應仿真器<b class='flag-5'>功能</b><b class='flag-5'>簡介</b>

    CAN總線測試工具的主要功能

    CAN總線測試工具是用于測試CAN(Controller Area Network)總線通信的軟件或硬件工具,其功能豐富且多樣化。以下是CAN總線測試工具的主要
    的頭像 發(fā)表于 06-25 16:02 ?1150次閱讀

    常見芯片引腳的定義及其功能

    在電子領域中,芯片作為核心部件,其引腳是實現(xiàn)與外部電路連接的關鍵部分。每個引腳都有其特定的代號和功能,它們共同協(xié)作,使得芯片能夠正常工作。本文將對常見
    的頭像 發(fā)表于 05-23 16:07 ?1.8w次閱讀

    存內(nèi)計算技術工具鏈——量化篇

    本篇文章將重點講述存內(nèi)計算技術工具“量化”,我們將從面向存內(nèi)計算芯片的深度學習編譯工具鏈、神經(jīng)網(wǎng)絡中的量化(包括訓練后量化與量化感知訓練)、基于存內(nèi)計算
    的頭像 發(fā)表于 05-16 12:35 ?1308次閱讀
    存內(nèi)計算技術<b class='flag-5'>工具</b>鏈——量化篇

    芯片設計流程及各步驟使用工具簡介

    DFT Design For Test,可測性設計。芯片內(nèi)部往往都自帶測試電路,DFT的目的就是在設計的時候就考慮將來的測試。DFT的常見方法就是,在設計中插入掃描鏈,將非掃描單元(如寄存器)變?yōu)閽呙鑶卧?/div>
    發(fā)表于 04-30 14:37 ?1110次閱讀
    <b class='flag-5'>芯片</b>設計流程及各步驟使用<b class='flag-5'>工具</b><b class='flag-5'>簡介</b>

    模擬芯片電源管理芯片介紹

    相應的短矩波,推動后級電路進行功率輸出。本文詳細介紹芯伯樂XBLW-模擬芯片電源管理芯片的分類及各種類芯片特征,希望看完后有更深刻的了解。01—描述
    的頭像 發(fā)表于 04-30 08:34 ?2156次閱讀
    模擬<b class='flag-5'>芯片</b><b class='flag-5'>之</b>電源管理<b class='flag-5'>芯片</b>介紹

    【ALINX 技術分享】AMD Versal AI Edge 自適應計算加速平臺 Versal 介紹(2)

    【ALINX 技術分享】AMD Versal AI Edge 自適應計算加速平臺 Versal 介紹,以及Versal 芯片開發(fā)流程的簡介。
    的頭像 發(fā)表于 03-07 16:03 ?1083次閱讀
    【ALINX 技術分享】AMD Versal AI Edge 自適應計算加速平臺<b class='flag-5'>之</b> Versal 介紹(2)

    cd4081芯片功能簡介

    芯片在正常工作時不需要使用的輸入端必須接電源、地或者其他輸入端,以防損壞芯片。
    的頭像 發(fā)表于 02-01 16:59 ?6767次閱讀