0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

串擾是怎么引起的 降低串擾有哪些方法

GReq_mcu168 ? 來源:硬件十萬個為什么 ? 作者:硬件十萬個為什么 ? 2022-08-15 09:32 ? 次閱讀

1、什么是串擾

串擾是兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流,而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。

串擾是信號完整性中最基本的現(xiàn)象之一,在板上走線密度很高時串擾的影響尤其嚴重。我們知道,線性無緣系統(tǒng)滿足疊加定理,如果受害線上有信號的傳輸,串擾引起的噪聲會疊加在受害線上的信號,從而使其信號產(chǎn)生畸變。

0470c98c-1c2a-11ed-ba43-dac502259ad0.png

2、串擾是怎么引起的?

串擾是由電磁耦合引起的,耦合分為容性耦合和感性耦合兩種。

04a57b78-1c2a-11ed-ba43-dac502259ad0.jpg

串擾是指當信號在傳輸線上傳播時,因電磁耦合對相鄰的傳輸線產(chǎn)生的不期望的電壓噪聲。

容性耦合是由于干擾源(Aggressor)上的電壓變化在被干擾對象(Victim)上

引起感應電流從而導致的電磁干擾;

而感性耦合則是由于干擾源上的電流變化產(chǎn)生的磁場在被干擾對象上引起感應電壓從而導致的電磁干擾。因此,信號通過一導體時會在相鄰的導體上引起兩類不同的噪聲信號:容性耦合信號和感性耦合信號。

感性耦合:

04b5fdae-1c2a-11ed-ba43-dac502259ad0.jpg

容性耦合:

04cbd6c4-1c2a-11ed-ba43-dac502259ad0.jpg

04e19cf2-1c2a-11ed-ba43-dac502259ad0.jpg

3、降低串擾有哪些方法?

當兩個網(wǎng)絡靠近時,一個網(wǎng)絡的電流變化會引起另外一個網(wǎng)絡的電流變化,即產(chǎn)生串擾。也就是兩個網(wǎng)絡之間的電磁場耦合產(chǎn)生。串擾只在上升、下降沿電流變化時產(chǎn)生。

降低串擾的方法有:

1、選擇慢變化邊沿信號的器件。

2、選擇輸出擺幅和電流小的器件。

3、為了減少PCB上的線間耦合,可以采?。?/p>

(1)加大電源地層與信號層間距;

(2)提高相鄰信號層間距;

(3)減少并行走線長度;

(4)增加線間距抑制;

(5)地線隔離

(6)在受害線上采用匹配技術;

(7)關鍵信號線走STRIPLINE

帶狀線:走在內(nèi)層(stripline/double stripline),埋在PCB內(nèi)部的帶狀走線,如下圖所示

04f736ac-1c2a-11ed-ba43-dac502259ad0.png

藍色部分是導體,綠色部分是PCB的絕緣電介質(zhì),stripline是嵌在兩層導體之間的帶狀導線。

因為stripline是嵌在兩層導體之間,所以它的電場分布都在兩個包它的導體(平面)之間,不會輻射出去能量,也不會受到外部的輻射干擾。但是由于它的周圍全是電介質(zhì)(介電常數(shù)比1大),所以信號在stripline 中的傳輸速度比在microstrip line中慢!

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4324

    文章

    23137

    瀏覽量

    398889
  • 電流
    +關注

    關注

    40

    文章

    6912

    瀏覽量

    132440
  • 串擾
    +關注

    關注

    4

    文章

    189

    瀏覽量

    26969

原文標題:串擾

文章出處:【微信號:mcu168,微信公眾號:硬件攻城獅】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    解決的設計方法

    因此了解問 題產(chǎn)生的機理并掌握解決的設計方法,對于工程師來說是相當重要的,如果處理不好可能會嚴重影響整個電路的效果。
    的頭像 發(fā)表于 09-28 09:41 ?1832次閱讀

    淺談PCB降低方法

      先來說一下什么是就是PCB上兩條走線,在互不接觸的情況下,一方干擾另一方,或者相互干擾。主要表現(xiàn)是波形有異常雜波,影響信號完整性(Signal integrity, SI
    發(fā)表于 11-10 17:00 ?2067次閱讀
    淺談PCB<b class='flag-5'>串</b><b class='flag-5'>擾</b>及<b class='flag-5'>降低</b><b class='flag-5'>方法</b>

    什么是?如何減少?

    01 . 什么是? ? 是 PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-23 09:25 ?6568次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    學習筆記(1)

    講到,基礎的知識比如是由電場耦合和磁場耦合的共同結(jié)果啊,從
    的頭像 發(fā)表于 10-25 14:43 ?4456次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>學習筆記(1)

    解決方法

    在電子產(chǎn)品的設計中普遍存在,通過以上的分析與仿真,了解了的特性,總結(jié)出以下減少
    的頭像 發(fā)表于 08-14 11:50 ?1.9w次閱讀

    如何減少電路板設計中的

    在電路板設計中無可避免,如何減少就變得尤其重要。在前面的一些文章中給大家介紹了很多減少
    發(fā)表于 03-07 13:30 ?3962次閱讀

    淺談層疊設計、同層、層間

    1、 層疊設計與同層 很多時候,超標的根源就來自于層疊設計。也就是我們第一篇文章說的設計上先天不足,后面糾正起來會比較困難。 講到層疊對
    的頭像 發(fā)表于 04-09 17:21 ?4371次閱讀
    淺談層疊設計、同層<b class='flag-5'>串</b><b class='flag-5'>擾</b>、層間<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    淺談溯源,是怎么產(chǎn)生的

    文章——溯源。 提到,防不勝防,令人煩惱。不考慮,仿真波形似乎一切正常,考慮了
    的頭像 發(fā)表于 03-29 10:26 ?3413次閱讀

    如何降低對PCB板的影響

    的危害: 降低板內(nèi)信號完整性 時鐘或者信號延遲 產(chǎn)生過沖電壓和突變電流 造成芯片邏輯功能紊亂
    發(fā)表于 07-07 10:35 ?1001次閱讀

    過孔的問題

    在硬件系統(tǒng)設計中,通常我們關注的主要發(fā)生在連接器、芯片封裝和間距比較近的平行走線之間。但在某些設計中,高速差分過孔之間也會產(chǎn)生較大的,本文對高速差分過孔之間的產(chǎn)生
    的頭像 發(fā)表于 11-07 11:20 ?1612次閱讀

    什么是?如何減少?

    是 PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-22 09:54 ?3971次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    的類型,產(chǎn)生的原因?

    當信號通過電纜發(fā)送時,它們面臨兩個主要的通信影響因素:EMI和。EMI和嚴重影響信噪比。通過容易產(chǎn)生EMI 和
    的頭像 發(fā)表于 07-06 10:07 ?2084次閱讀

    PCB布線減少高頻信號的措施都有哪些?

    一站式PCBA智造廠家今天為大家講講pcb設計布線解決信號方法哪些?PCB設計布線解決信號
    的頭像 發(fā)表于 10-19 09:51 ?1845次閱讀

    什么是?NEXT近端定義介紹

    雙絞線的就是其中一個線對被相鄰的線對的信號進來所干擾就是。
    的頭像 發(fā)表于 11-01 10:10 ?1313次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?NEXT近端<b class='flag-5'>串</b><b class='flag-5'>擾</b>定義介紹

    減少方法哪些

    一些方法盡量降低的影響。那么減少方法
    的頭像 發(fā)表于 01-17 15:02 ?1939次閱讀
    減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>的<b class='flag-5'>方法</b><b class='flag-5'>有</b>哪些