0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯片設(shè)計(jì)之Modelsim仿真工具

倩倩 ? 來源:《IC設(shè)計(jì)與方法》 ? 作者:《IC設(shè)計(jì)與方法》 ? 2022-08-12 15:04 ? 次閱讀

Verilog代碼編寫完成后,可以Modelsim中進(jìn)行編譯。

與其他編程軟件相同,錯(cuò)誤(error)的定位不一定準(zhǔn)確,錯(cuò)誤的發(fā)生位置可能與編譯時(shí)提示的錯(cuò)誤位置不同;檢查error時(shí),要從第一行開始檢查,可能位置靠前的錯(cuò)誤更正后,位置靠后的錯(cuò)誤同時(shí)被更正。

與其他編程軟件不同,警告(Warning)不能忽略,只有error/warning都消除才能進(jìn)行仿真。否則,仿真結(jié)果可能不正確,可能導(dǎo)致真實(shí)芯片出現(xiàn)問題,造成百萬元到千萬元人民幣的損失。

3967a9a2-19f6-11ed-ba43-dac502259ad0.png

圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

正確編譯完成后,可以進(jìn)行仿真。

Modelsim仿真將設(shè)計(jì)以樹狀表示,設(shè)計(jì)中的每一個(gè)實(shí)體,每一個(gè)module、每一個(gè)進(jìn)程(always塊、initial塊等)在Modelsim仿真中以對象的形式展現(xiàn)。

如下圖所示樹狀結(jié)構(gòu),頂層是test_counter,即測試平臺。平臺下方是DUT(被測設(shè)計(jì))和三個(gè)進(jìn)程。三個(gè)進(jìn)程是三個(gè)initial塊,分別用來產(chǎn)生時(shí)鐘信號、復(fù)位信號、其他動作。

39a2b13c-19f6-11ed-ba43-dac502259ad0.png

圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

上圖右下角為Object窗口,顯示當(dāng)前有哪些信號可以觀測,包括輸入信號、輸出信號、內(nèi)部信號等,如在test_counter層次,可以觀測時(shí)鐘(clk)、復(fù)位(reset)、計(jì)數(shù)器(count)的信號。

仿真過程有四類控制操作需要掌握。Restart、仿真時(shí)間指定、持續(xù)仿真、強(qiáng)制停止。

Restart主要運(yùn)用于修改源代碼或需要改變波形窗口顯示時(shí)間的情況,在做出相應(yīng)的修改后,運(yùn)用Restart控制仿真重新開始。

仿真時(shí)間指定、持續(xù)仿真、強(qiáng)制停止主要用于永遠(yuǎn)執(zhí)行的程序,永遠(yuǎn)執(zhí)行的程序會造成CPU資源的浪費(fèi),也會使波形窗口顯示時(shí)間過長,波形窗口顯示時(shí)間過長可能會導(dǎo)致觀測人員無法觀測需要的波形。因此需要上述三類操作控制仿真時(shí)間。

39d47b72-19f6-11ed-ba43-dac502259ad0.png

圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

仿真工具執(zhí)行仿真結(jié)束后,設(shè)計(jì)人員需要檢查電路運(yùn)行結(jié)果是否正確。最常見的方式是通過波形窗口觀測電路輸出信號的波形是否正確。主要觀測的信號包括輸入信號、內(nèi)部信號、輸出信號。

檢測輸入信號的目的是排除輸入不正確造成輸出不正確的情況,需觀測輸入信號包括時(shí)鐘信號、復(fù)位信號、數(shù)據(jù)信號。設(shè)計(jì)人員需觀測時(shí)鐘信號的周期或頻率、0時(shí)刻時(shí)鐘信號的值、時(shí)鐘信號高電平和低電平的值,需觀測復(fù)位信號的有效脈沖(個(gè)人理解:能夠?qū)е螺斎胄盘栕兓拿}沖)是否符合期望、并確定復(fù)位信號的時(shí)鐘沿(個(gè)人理解:脈沖發(fā)生的時(shí)間)不能與時(shí)鐘信號重疊,需確定數(shù)據(jù)信號的時(shí)鐘沿不能與時(shí)鐘信號重疊。

觀測電路的內(nèi)部信號包括狀態(tài)機(jī)(能夠控制電路內(nèi)部狀態(tài)轉(zhuǎn)移)、控制信號。

3a0da078-19f6-11ed-ba43-dac502259ad0.png

圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

當(dāng)出現(xiàn)無法觀測波形情況時(shí),可以通過波形窗口調(diào)整。波形窗口調(diào)整方式包括總線展開和收縮、改變數(shù)據(jù)顯示方式、波形放大和縮小、光標(biāo)操作、定位信號的事件、搜索特定信號值、增加驅(qū)動信號等。

3a3c9b30-19f6-11ed-ba43-dac502259ad0.png

圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

有時(shí)通過波形不容易尋找出芯片設(shè)計(jì)的問題,需要更高層次的方式,如數(shù)據(jù)流窗口調(diào)試,追蹤信號來源。在數(shù)據(jù)流窗口中可以顯示出設(shè)計(jì)的層次圖,選擇某一信號,仿真工具就將顯示產(chǎn)生這一信號的數(shù)據(jù)流圖(Dataflow),數(shù)據(jù)流圖可以分析某一信號故障的根源。

3a7603ca-19f6-11ed-ba43-dac502259ad0.png

圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

數(shù)據(jù)流圖、波形窗口、源代碼可進(jìn)行交叉定位,同時(shí)分析某一進(jìn)程(如always塊)的輸入(數(shù)據(jù)流圖觀測)和行為(源代碼觀測),確定故障(波形窗口觀測)源于其輸入還是源于其行為,可以快速找出電路故障。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • ModelSim
    +關(guān)注

    關(guān)注

    5

    文章

    174

    瀏覽量

    47214
  • 編程軟件
    +關(guān)注

    關(guān)注

    3

    文章

    143

    瀏覽量

    23510
  • 時(shí)鐘信號
    +關(guān)注

    關(guān)注

    4

    文章

    448

    瀏覽量

    28568

原文標(biāo)題:芯片設(shè)計(jì)相關(guān)介紹(22)——Modelsim仿真工具

文章出處:【微信號:行業(yè)學(xué)習(xí)與研究,微信公眾號:行業(yè)學(xué)習(xí)與研究】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Modelsim FLI接口的協(xié)同仿真技術(shù)

    1 前言    協(xié)同仿真就是利用仿真工具提供的外部接口,用其它程序設(shè)計(jì)語言(非HDL語言,如c語言等)編程,用輔助仿真
    發(fā)表于 06-07 08:33 ?1234次閱讀
    <b class='flag-5'>Modelsim</b> FLI接口的協(xié)同<b class='flag-5'>仿真</b>技術(shù)

    使用ModelSim進(jìn)行設(shè)計(jì)仿真

    ModelSim為HDL仿真工具,我們可以利用該軟件來實(shí)現(xiàn)對所設(shè)計(jì)的VHDL或Verilog程序進(jìn)行仿真,支持IEEE常見的各種硬件描述語言標(biāo)準(zhǔn)。可以進(jìn)行兩種語言的混合
    發(fā)表于 04-19 20:52 ?151次下載

    使用 ModelSim 進(jìn)行設(shè)計(jì)仿真

    ModelSim為HDL仿真工具,我們可以利用該軟件來實(shí)現(xiàn)對所設(shè)計(jì)的VHDL或Verilog程序進(jìn)行仿真,支持IEEE常見的各種硬件描述語言標(biāo)準(zhǔn)??梢赃M(jìn)行兩種語言的混合
    發(fā)表于 05-27 16:41 ?132次下載
    使用 <b class='flag-5'>ModelSim</b> 進(jìn)行設(shè)計(jì)<b class='flag-5'>仿真</b>

    Altera ModelSim 6.5仿真入門教程

    Altera ModelSim 6.5仿真入門教程,需要的可自行下載。 平臺 軟件:ModelSim-Altera 6.5e (Quartus II 10.0) Starter Edition 內(nèi)容 1 設(shè)計(jì)流程 使用
    發(fā)表于 08-15 15:40 ?255次下載
    Altera <b class='flag-5'>ModelSim</b> 6.5<b class='flag-5'>仿真</b>入門教程

    MODELSIM仿真(適合xilinx ISE)

    基于Xilinx ISE的modelsim仿真教程
    發(fā)表于 11-30 15:52 ?8次下載

    使用 ModelSim 進(jìn)行設(shè)計(jì)仿真詳解

    本章為ModelSim的初級教程,讀者讀完本章可以較為熟練的使用ModelSim進(jìn)行設(shè)計(jì)仿真,本章沒有也不可能涉及ModelSim的各個(gè)方面,要想全面的掌握
    發(fā)表于 12-24 18:29 ?0次下載

    modelsim仿真詳細(xì)過程(功能仿真與時(shí)序仿真

    modelsim仿真詳細(xì)過程(功能仿真與時(shí)序仿真).ModelSim不僅可以用于數(shù)字電路系統(tǒng)設(shè)計(jì)的功能仿
    發(fā)表于 12-19 11:14 ?6.8w次閱讀
    <b class='flag-5'>modelsim</b><b class='flag-5'>仿真</b>詳細(xì)過程(功能<b class='flag-5'>仿真</b>與時(shí)序<b class='flag-5'>仿真</b>)

    仿真軟件ModelSim及其應(yīng)用,ModelSim仿真流程

    ModelSim不僅可以用于數(shù)字電路系統(tǒng)設(shè)計(jì)的功能仿真,還可以應(yīng)用于數(shù)字電路系統(tǒng)設(shè)計(jì)的時(shí)序仿真。 ModelSim的使用中,最基本的步驟包括創(chuàng)建工程、編寫源代碼、編譯、啟動
    的頭像 發(fā)表于 12-29 11:35 ?9630次閱讀

    Modelsim仿真教程Modelsim的基礎(chǔ)入門基礎(chǔ)教程免費(fèi)下載

    Modelsim,但是Modelsim不是仿真,嚴(yán)格來講Modelsim只是仿真所需的工具而已
    發(fā)表于 04-30 18:24 ?23次下載
    <b class='flag-5'>Modelsim</b><b class='flag-5'>仿真</b>教程<b class='flag-5'>Modelsim</b>的基礎(chǔ)入門基礎(chǔ)教程免費(fèi)下載

    基于ModelSim使用二聯(lián)合Quarus自動仿真教程

    3 ModelSim工程實(shí)戰(zhàn)自動仿真說完了 ModelSim 的使用流程,接下來我們將會對每個(gè)流程進(jìn)行詳細(xì)的操作演示,一步步、手把手帶領(lǐng)大家學(xué)習(xí)使用
    的頭像 發(fā)表于 07-23 10:51 ?2086次閱讀
    基于<b class='flag-5'>ModelSim</b>使用二聯(lián)合Quarus自動<b class='flag-5'>仿真</b>教程

    基于ModelSim使用四ModelSim手動仿真教程

    4.1 新建仿真工程 在開始動手仿真之前,首先,我們需要創(chuàng)建一個(gè)文件夾用來放置我們的 ModelSim 仿真工程文件,這里我們就在之前創(chuàng)建的 Quartus 工程目錄下的 simula
    的頭像 發(fā)表于 07-23 11:10 ?4133次閱讀

    如何夾帶modelsim仿真波形白底黑線

    Modelsim使用技巧—波形白底黑線設(shè)置 在發(fā)表期刊或者論文時(shí),我們需要夾帶modelsim仿真波形在我們的論文里,在modelsim默認(rèn)模式下的波形一般是黑底綠線白字,如圖1所示
    的頭像 發(fā)表于 08-26 11:23 ?3947次閱讀

    芯片設(shè)計(jì)仿真工具

    WINDOWS系統(tǒng)主要運(yùn)用于可編程邏輯器件,如CPLD、FPGA的仿真,這是因?yàn)檫M(jìn)行驗(yàn)證的工程師(芯片生產(chǎn)前需要進(jìn)行驗(yàn)證,目的是防止實(shí)際生產(chǎn)的芯片出現(xiàn)漏洞導(dǎo)致百萬元到千萬元人民幣的損失)主要使用WINDOWS系統(tǒng)。可編程邏輯器件
    的頭像 發(fā)表于 08-12 15:01 ?3634次閱讀

    Vivado調(diào)用Modelsim仿真

    Modelsim是十分常用的外部仿真工具,在Vivado中也可以調(diào)用Modelsim進(jìn)行仿真,下面將介紹如何對vivado進(jìn)行配置并調(diào)用
    的頭像 發(fā)表于 07-24 09:04 ?3773次閱讀
    Vivado調(diào)用<b class='flag-5'>Modelsim</b><b class='flag-5'>仿真</b>

    如何使用 ModelSim 進(jìn)行設(shè)計(jì)仿真

    ModelSim為HDL仿真工具,我們可以利用該軟件來實(shí)現(xiàn)對所設(shè)計(jì)的VHDL或Verilog程 序進(jìn)行仿真,支持IEEE常見的各種硬件描述語言標(biāo)準(zhǔn)??梢赃M(jìn)行兩種語言的混合
    發(fā)表于 01-14 09:47 ?0次下載