ECO 指的是 Engineering Change Order ,即工程變更指令。目的是為了在設(shè)計(jì)的后期,快速靈活地做小范圍修改,從而盡可能的保持已經(jīng)驗(yàn)證的功能和時序。ECO 是從 IC 設(shè)計(jì)領(lǐng)域繼承而來,Vivado上 的 ECO 便相當(dāng)于 ISE 上的 FPGA Editor。
1.ECO的用途
- 修改 ILA 或者 VIO 的調(diào)試探針
- 將一個內(nèi)部網(wǎng)絡(luò)路由到外部探針
- 修復(fù)邏輯錯誤等
2.ECO 流程
打開已經(jīng)實(shí)現(xiàn)的設(shè)計(jì),修改網(wǎng)表后,如果設(shè)計(jì)未完全布局,請運(yùn)行“增量布局”。否則,可以直接跳至增量布線。然后可以保存更改到新的檢查點(diǎn)并編寫新的編程和調(diào)試探針文件,打開 硬件管理器對設(shè)備進(jìn)行編程。
3.ECO 工程實(shí)例
在 vivado 中一個工程在生成 bit 流過程中會在 implementation 階段產(chǎn)生三個 dcp 文件,分別是 *_opt.dcp, *_place.dcp, *_route.dcp;如果工程需要添加一些 cell ,可以在*_place.dcp中添加,如果需要固定布線,只是微調(diào)某些net,則使用*_route.dcp。
3.1 修改 ila 信號
本次實(shí)例采用*_route.dcp。
3.1.1 斷開 net
disconnect_net -net u_ila_0_axis_rx_tlast -objects [list {u_ila_0/probe8}]
- u_ila_0_axis_rx_tlast 的 net 名
- Objects 后面的 pin 腳
該命令是為了將某一 net 斷開
3.1.2 連接新的net
connect_net -hierarchical -net {u_ila_0_axis_rx_tdata[47]} -objects [list {u_ila_0/probe8}]
該命令是為了將某一 net 連接到某一 object
3.1.3 將原來的 net 布線 unroute
route_design -unroute -net [get_nets u_ila_0_axis_rx_tlast]
3.1.4 重新 route 新的 net
route_design -net [get_nets {u_ila_0_axis_rx_tdata[47]}]
3.1.5 重新 route 新的 net
route_design -net [get_nets {u_ila_0_axis_rx_tdata[47]}]
查看布線狀態(tài)
report_route_status
3.1.5 生成 bit 流
write_bitstream aurora_test_route.bit -force
3.2 將內(nèi)部網(wǎng)絡(luò)布線到另一個cell
本次實(shí)例采用*_place.dcp。
3.2.1 斷開 net
disconnect_net -net u_ila_0_axis_rx_tlast -objects [list {u_ila_0/probe8}]
3.2.2 創(chuàng)建 cell
startgroup create_cell -reference LUT1 {LUT1} set_property init 2'h3 [get_cells { {LUT1}}] endgroup create_cell -reference VCC {VCC}
3.2.3 創(chuàng)建 net
startgroup create_net {LUT1_IO} LUT1_IO connect_net -hierarchical -net {LUT1_IO} -objects [list {LUT1/I0}] endgroup
startgroup create_net {LUT1_O} LUT1_O connect_net -hierarchical -net {LUT1_O} -objects [list {LUT1/O}] endgroup
3.2.4 連接 net
將LUT1的輸入連接到 VCC ,輸出連接到 ila 的 probe8。
connect_net -hierarchical -net {LUT1_IO} -objects [list {VCC/P}] connect_net -hierarchical -net {LUT1_O} -objects [list {u_ila_0/probe8}]
3.2.5 implementation & bitstream
place_design route_design write_bitstream aurora_test_place.bit -force
審核編輯:湯梓紅
-
FPGA
+關(guān)注
關(guān)注
1629文章
21744瀏覽量
603664 -
Xilinx
+關(guān)注
關(guān)注
71文章
2167瀏覽量
121513 -
ECO
+關(guān)注
關(guān)注
0文章
52瀏覽量
14905
發(fā)布評論請先 登錄
相關(guān)推薦
評論