Vivado IP中的Shared Logic到底是干嘛的

在很多Vivado的高速接口的IP中，比如Ethernet、PCIe、SRIO的設(shè)置中，都會有個Shared Logic的頁面：

可能很多同學(xué)并沒有很關(guān)注這個頁面，直接默認(rèn)設(shè)置就完事了。

但其實這個頁面的內(nèi)容也是非常有用的，我們可以看到頁面中有兩個選擇：

• Include Shared Logic in core
• Include Shared logic in example design

首先，什么是Shared Logic？字面意思很好理解，就是共享邏輯，主要包括時鐘、復(fù)位等邏輯。當(dāng)選擇Shared Logic in core時，這些共享的邏輯就會被集成到IP的內(nèi)部，也就是說這些邏輯是不能被修改的。當(dāng)選擇Shared Logic in example design時，這些共享邏輯就會出現(xiàn)在IP的接口上，我們可以根據(jù)自己的需求進(jìn)行控制，那為什么叫in example design呢？因為Vivado的IP都會提供一個example，在shared logic在example中就相當(dāng)于是這些邏輯是對外開放的。

我們以SRIO IP Core為例，下圖顯示了Shared Logic in core和Shared Logic in example design接口上的區(qū)別，可以看到，Shared Logic in core的輸入接口是比較少的，因為這些時鐘和復(fù)位的邏輯都被集成到了內(nèi)部，但這些IP提供了這些邏輯的輸出接口，我們在外面可以監(jiān)測這些邏輯是否正確；Shared Logic in example design的輸入接口明顯要多一些，這些時鐘、復(fù)位接口都需要我們自己提供，靈活性更強，當(dāng)然我們可以直接參考example中的控制方式。

看懂上面這些，我們也就理解IP設(shè)置頁面中下面這個圖的含義了。

審核編輯：湯梓紅