肖特基勢壘二極管次線性行為分析的仿真

隨著半導體行業(yè)的最新進展，對具有金屬源極和漏極觸點的肖特基勢壘 (SB) MOSFET 的研究正在興起。在 SB MOSFET 中，源極和漏極構(gòu)成硅化物，而不是傳統(tǒng)的摻雜硅。SB MOSFET 的一個顯著特征是一個特殊的二極管，例如在 I d -V ds特性的三極管操作期間呈指數(shù)電流增加。這發(fā)生在相對于在邏輯電路中應用此類器件而言極不可能出現(xiàn)小的偏置電壓時。

半導體界面處的費米能級釘扎通常發(fā)生在帶隙內(nèi)。這導致在接觸通道接口處產(chǎn)生顯著的 SB。這會顯著影響SB MOSFET 的電氣特性，導致導通性能和開關動作下降。

本文介紹了 SB MOSFET 的特性和特性，以及為什么次線性是由于源極側(cè)而不是漏極側(cè)。為了支持要使用的各種實驗和模擬，使用了具有硅化鎳源極和漏極觸點的雙柵極硅納米線晶體管。

該晶體管有兩種工作模式：在第一種模式中，Gate 1 用于控制流過器件的電流，同時在 Gate 2 上施加一個大于 Gate 1的最大Vgs的恒定電壓。第二次操作，程序柵極在源極，控制柵極在漏極，兩個電極的邊緣場調(diào)節(jié)兩個電極之間未覆蓋的硅通道（p型，10 15 cm -3）的電荷載流子濃度柵電極，因此允許設備的正確操作。單擊此處訪問原始文章。

肖特基勢壘二極管次線性行為分析的仿真

圖 1：雙柵極納米線 FET

為了研究 SB FET 的亞線性 I d -V ds行為，已經(jīng)使用非平衡格林函數(shù)形式進行了自洽 Poisson-Schr?dinger 模擬。到目前為止，考慮的是具有金屬觸點的納米線 FET，其在源極處表現(xiàn)出 SB Ф s SB，在漏極觸點處表現(xiàn)出 Ф d SB，如圖 1 所示。

圖 2：沿 SB MOSFET 電流傳輸方向的導帶和價帶

如圖 2 所示，假設源極和漏極與納米線接觸，這適用于硅化物接觸，并描述了沉積到納米線和金屬納米線耦合的接觸，這并不弱。在本實驗中，假定了 d nw的納米線，它足夠薄，足以解釋一維電子傳輸，可以認為在很寬的溝道摻雜濃度范圍內(nèi)完全耗盡。因此，這改變了溝道摻雜中的內(nèi)建電位Ф bi。該設備的靜電可以在泊松方程中進行修改。

由上式可知，λ是電位變化的屏蔽長度尺度，反映了所考慮的器件幾何形狀，Ф g + Ф bi是柵極和內(nèi)置勢能，Ф f ( x ) 是通道處的勢能介電界面。此外，n ( x ) 是移動電荷密度，ε 0 是納米線的真空度和相對介電常數(shù)。

仿真后得到的結(jié)果（肖特基勢壘）

在單柵極器件的情況下，λ = (( ε nw / ε ox ) d nw d ox ) 1/2其中d nw = 1 nm 和d ox = 4 nm 均可獲得相同的屏蔽。因此，屏蔽長度λ在兩種情況下都是常數(shù)，導致電荷密度和電勢的差異。

圖 3：納米線 SB MOSFET 的輸出特性

次線性行為隨著Φ d SB 的減小而降低，可以看出漏端的SB 消失了。當查看不同偏置電壓的導帶時，可以理解亞線性行為的原因，如圖 4 所示。

圖 4：能帶剖面（實線）和準費米能級（虛線）

在圖 4 中，準費米能級在源極側(cè)下降，因此與漏極費米能級處于同一水平。因此，在這種情況下，次線性行為完全歸因于 SB 的源端。在圖 3 中，如圖 4 所示，相當一部分施加的偏壓在漏極 SB 上下降，這再次導致亞線性行為。

圖 5：固定 V gs = 1.4 V 的納米線 SB MOSFET 的輸出特性

在圖 5中，提到了d nw和d ox 。如果d nw 減小且d ox增加，則出現(xiàn)增加的亞線性行為。這導致具有較大漏極電壓的源極側(cè)的電位分布的更強的電荷介導影響。除此之外，載流子密度降低，氧化物電容增加，因此，電荷對電位分布的影響較小，如圖 4 所示。

結(jié)論

漏極電流隨 V ds的次線性增加已通過各種模擬顯示，這是由于溝道中的電荷對通過 SB MOSFET 源極側(cè)的載流子注入的影響而發(fā)生的。如模擬所示，當 V ds增加時，通道中的電荷從平衡值動態(tài)減少到與通過 SB MOSFET 源極的傳輸概率成比例的值。

當電荷產(chǎn)生增加的增益影響時，可以觀察到 SB MOSFET 的典型次線性輸出特性。使用雙柵硅納米線 SB MOSFET 的測量值進行實驗。

審核編輯：湯梓紅