0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Pynq是不是用Python編程FPGA的新物種?

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-07-23 09:40 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

目前,雖然基于C/C++等高層次綜合相較于手寫RTL層級(jí)HDL語言已大幅提升了開發(fā)效率,但隨著相關(guān)技術(shù)的不斷進(jìn)步,以及算法迭代的日益頻繁,人們似乎并不滿足于此。

不少剛剛接觸到Pynq的用戶第一個(gè)問號(hào)

Pynq是不是用Python編程FPGA的新物種?

在Pynq的FAQ中,我們強(qiáng)調(diào)的第一個(gè)重點(diǎn)就是PYNQ是一個(gè)開源框架而不是一個(gè)直接用Python編程FPGA的工具。但是,在不遠(yuǎn)的將來,我們也許就要修改這條FAQ了。

因?yàn)樵?月28日,Vitis HLS工具前端開源了!??!

0c52d0ba-0a22-11ed-ba43-dac502259ad0.png

這是Xilinx的開源戰(zhàn)略和承諾的一部分,通過Vitis HLS工具鏈前端開源可以

Add support for new high-level languages beyond C/C++ and OpenCL

Add new domain-specific optimization pragmas or compiler directives

Customize the transformations to the LLVMIR (new LLVM passes)

這意味著,軟硬件開發(fā)人員可以靈活地使用標(biāo)準(zhǔn)的 Clang / LLVM 基礎(chǔ)架構(gòu),支持自由擴(kuò)展,也可以定制高層次綜合 (HLS) 編譯過程的前端。

例如,自定義語言支持和全新特定于應(yīng)用的編譯器指令,以及更多的可能性。

0c63251e-0a22-11ed-ba43-dac502259ad0.png

研究人員早就在開始探索增加Python高層次綜合。例如2019年,Themefisher和康奈爾大學(xué)聯(lián)合推出了HeteroCL。

HeteroCL是一種編程基礎(chǔ)結(jié)構(gòu),由基于Python的域特定語言(DSL)和編譯流程組成,其編譯器在CPU上生成LLVM代碼.

因此可通過結(jié)合最新的HLS優(yōu)化(例如用于脈動(dòng)陣列的PolySA和用于模板的SODA與數(shù)據(jù)流體系結(jié)構(gòu)),產(chǎn)生高效的空間體系結(jié)構(gòu)。

0c7723d4-0a22-11ed-ba43-dac502259ad0.png

將來要發(fā)生的事情,大家應(yīng)該都有自己的想象空間了

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22021

    瀏覽量

    617332
  • python
    +關(guān)注

    關(guān)注

    56

    文章

    4826

    瀏覽量

    86559
  • PYNQ
    +關(guān)注

    關(guān)注

    4

    文章

    62

    瀏覽量

    3076

原文標(biāo)題:PYNQ框架下用Python編程FPGA不是夢(mèng)-Vitis HLS前端開源

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    DLP6500能否Python編程進(jìn)行開發(fā),是否有API接口?

    本人第一次接觸DLP的開發(fā)板,想知道DLP6500這款板子能否Python編程進(jìn)行開發(fā),是否有API接口?
    發(fā)表于 02-28 06:58

    ads7882里面的RD是不是一個(gè)同步的時(shí)鐘脈沖?

    ads7882里面的RD是不是一個(gè)同步的時(shí)鐘脈沖,如果是的話,他的頻率采用多好比較合適啊,另外有沒有相關(guān)的代碼可以參考,新手一個(gè),有點(diǎn)不太會(huì)。謝謝!
    發(fā)表于 02-10 07:29

    需要測(cè)量42個(gè)線圈(彈簧),LDC1000是不是不太現(xiàn)實(shí)?

    我需要測(cè)量42個(gè)線圈(彈簧),LDC1000是不是不太現(xiàn)實(shí)?
    發(fā)表于 01-14 08:14

    DAC80004的轉(zhuǎn)換速率是不是setting time這個(gè)參數(shù)來衡量

    DAC的轉(zhuǎn)換速率是不是setting time這個(gè)參數(shù)來衡量?如果建立時(shí)間是1us,是不是表示轉(zhuǎn)換速率是1Msps,我看到DAC80004的setting time是5.8us,在產(chǎn)品選型的時(shí)候
    發(fā)表于 12-31 08:00

    求助,以下電流和電壓的測(cè)量的原理圖是不是正確的?

    我想問一下,我這種電流和電壓的測(cè)量的原理圖是不是正確的,另外我想測(cè)試1UA左右的小電流,此圖可以不,如果不正確,如何設(shè)計(jì),有沒有參考圖給我。謝謝。
    發(fā)表于 12-25 08:35

    ADC芯片是不是采樣率越大,串行輸出的SPI時(shí)鐘要求就會(huì)越高?

    如果一個(gè)ADC的采樣率是2Msps,是通過SP和fpga或者dsp進(jìn)行數(shù)據(jù)接收,那么這個(gè)串行輸出的SPI時(shí)鐘應(yīng)該給多大?是不是采樣率越大,串行輸出的SPI時(shí)鐘要求就會(huì)越高?為什么
    發(fā)表于 12-25 07:06

    XILINX FPGA Verilog編程大全2015

    不錯(cuò)的FPGA編程書籍
    發(fā)表于 11-26 13:59 ?8次下載

    對(duì)比Python與Java編程語言

    Python與Java都是目前非常流行的編程語言,它們各有其獨(dú)特的優(yōu)勢(shì)和適用場(chǎng)景。以下是對(duì)這兩種編程語言的對(duì)比: 一、語法和易用性 Python 語法簡(jiǎn)潔,代碼更易讀,非常適合初學(xué)者。
    的頭像 發(fā)表于 11-15 09:31 ?1006次閱讀

    Python編程:處理網(wǎng)絡(luò)請(qǐng)求的代理技術(shù)

    在網(wǎng)絡(luò)編程中,代理技術(shù)扮演著至關(guān)重要的角色,尤其在處理網(wǎng)絡(luò)請(qǐng)求時(shí)。通過代理服務(wù)器,我們可以實(shí)現(xiàn)請(qǐng)求的轉(zhuǎn)發(fā)、緩存、負(fù)載均衡以及安全控制等功能。Python作為一種功能強(qiáng)大的編程語言,為提供了豐富的工具和庫,以便敏捷地實(shí)現(xiàn)和處理網(wǎng)絡(luò)
    的頭像 發(fā)表于 11-12 07:23 ?524次閱讀

    APM32F411板的python+pyocd命令行操作

    前段時(shí)間學(xué)習(xí)了一下如何使用pyocd配合APM32F411VCTINY板在命令行下給它進(jìn)行各種騷操作,在使用一段時(shí)間后就想著:pyocd是基于python的,那是不是也可以使用python腳本+pyocd使用起來呢?
    的頭像 發(fā)表于 10-18 16:21 ?952次閱讀
    APM32F411板的<b class='flag-5'>python</b>+pyocd命令行操作

    揭秘貼片功率電感發(fā)燙究竟是不是燒壞了

    電子發(fā)燒友網(wǎng)站提供《揭秘貼片功率電感發(fā)燙究竟是不是燒壞了.docx》資料免費(fèi)下載
    發(fā)表于 09-30 14:44 ?1次下載

    在頻率較高時(shí),如果50Ω進(jìn)行匹配,那么電壓是不是衰減一半?

    在頻率較高時(shí),需要考慮阻抗匹配,如果50Ω進(jìn)行匹配,那么電壓是不是衰減一半?
    發(fā)表于 09-20 08:24

    OPA2695是不是很容易引起自激振蕩?

    OPA2695這類電流反饋型運(yùn)放是不是很容易引起自激振蕩,我的是同相放大器,RG=51歐姆,RF=510歐姆,這樣可以嗎
    發(fā)表于 09-06 08:04

    使用PYNQ訓(xùn)練和實(shí)現(xiàn)BNN

    使用 PYNQ 可以輕松在 FPGA 上實(shí)現(xiàn)加速 AI/ML,而無需編寫一行 HDL!讓我們看看如何做到這一點(diǎn)。
    的頭像 發(fā)表于 08-05 17:15 ?1036次閱讀
    使用<b class='flag-5'>PYNQ</b>訓(xùn)練和實(shí)現(xiàn)BNN

    python寫驗(yàn)證環(huán)境cocotb

    本文介紹了cocotb的安裝、python tb文件的寫法、xrun仿真cocotb的腳本等,我們來看看體驗(yàn)如何。
    的頭像 發(fā)表于 07-24 09:38 ?1023次閱讀
    <b class='flag-5'>用</b><b class='flag-5'>python</b>寫驗(yàn)證環(huán)境cocotb