硬件仿真在嵌入式軟件和系統(tǒng)驗(yàn)證中的應(yīng)用

任何學(xué)科的設(shè)計(jì)——電子、機(jī)械、航空航天等——都始于一個(gè)規(guī)范，該規(guī)范捕捉最終產(chǎn)品應(yīng)該做什么，并從根本上推動(dòng)整個(gè)開發(fā)周期。在開發(fā)的早期階段，第一個(gè)任務(wù)使用規(guī)范來驗(yàn)證正在開發(fā)的設(shè)計(jì)是否正常工作并且沒有錯(cuò)誤。然后，當(dāng)設(shè)計(jì)的所有部分都組裝成一個(gè)完整的系統(tǒng)時(shí)，第二個(gè)任務(wù)使用規(guī)范來確定系統(tǒng)是否也按照預(yù)期的方式運(yùn)行。

廣告：

航空航天、機(jī)械

這兩個(gè)任務(wù)稱為設(shè)計(jì)驗(yàn)證（任務(wù) 1）和設(shè)計(jì)驗(yàn)證（任務(wù) 2）。有時(shí)，錯(cuò)誤地，這兩個(gè)術(shù)語可以互換使用。雖然相似，但這兩項(xiàng)任務(wù)的目標(biāo)卻截然不同。

驗(yàn)證：我們構(gòu)建的系統(tǒng)正確嗎？

驗(yàn)證：我們是否在構(gòu)建正確的系統(tǒng)？

在片上系統(tǒng) （SoC） 設(shè)計(jì)過程中，使用基于軟件的硬件描述語言 （HDL） 仿真方法進(jìn)行設(shè)計(jì)驗(yàn)證。相反，設(shè)計(jì)驗(yàn)證是在實(shí)際使用環(huán)境中測試的整個(gè)系統(tǒng)的原型上進(jìn)行的。

不幸的是，HDL 仿真執(zhí)行速度并沒有跟上設(shè)備的復(fù)雜性，盡管它具有所有優(yōu)點(diǎn)：易用性、靈活性和快速的設(shè)計(jì)迭代時(shí)間。當(dāng)今的許多設(shè)計(jì)，例如具有 1，024 個(gè)端口的互聯(lián)網(wǎng)路由器或高清視頻處理器，都需要大量的驗(yàn)證序列，即使在最快的 PC 上模擬也需要很多年。這些序列源于運(yùn)行長的、連續(xù)的串行協(xié)議流或處理復(fù)雜的嵌入式軟件以全面驗(yàn)證 SoC 或系統(tǒng)設(shè)計(jì)的需要。

此外，近年來，在硅可用之前開始軟件驗(yàn)證已變得很重要。為了實(shí)現(xiàn)這一目標(biāo)，引入了一種稱為虛擬原型的新型方法。雖然其中一些工具已經(jīng)實(shí)現(xiàn)了啟動(dòng)軟件開發(fā)的目標(biāo)，但它們只處理不需要準(zhǔn)確表示底層硬件的應(yīng)用程序。在測試嵌入式軟件（例如固件、設(shè)備驅(qū)動(dòng)程序、操作系統(tǒng)和診斷程序）的交互時(shí)，它們會(huì)出現(xiàn)不足。對于此測試，嵌入式軟件開發(fā)人員依靠準(zhǔn)確的硬件模型來驗(yàn)證他們的代碼。

相比之下，硬件設(shè)計(jì)人員需要一套相當(dāng)完整的軟件來在系統(tǒng)驗(yàn)證期間全面測試他們的 SoC。古老的基于 FPGA 電路板的系統(tǒng)原型設(shè)計(jì)方法提供了設(shè)計(jì)的準(zhǔn)確表示，但不太適合硬件調(diào)試。因此，只要設(shè)計(jì)適合少數(shù) FPGA，F(xiàn)PGA 原型對軟件開發(fā)團(tuán)隊(duì)的吸引力就更大。

最終，軟件和硬件組需要在一個(gè)通用模型上走到一起，以驗(yàn)證完整的硬件和嵌入式軟件。對于大多數(shù)使用傳統(tǒng)開發(fā)周期的人來說，第一個(gè)完整的模型是實(shí)際的硅片（圖 1）。

【圖1 | 在傳統(tǒng)的開發(fā)周期中，第一個(gè)完整的模型是硅。］

等待實(shí)際硅片的問題在于它在設(shè)計(jì)周期中為時(shí)已晚。由于嵌入式軟件無法在完整、準(zhǔn)確的系統(tǒng)模型的上下文中得到充分驗(yàn)證，直到硅片，所以在硅片中發(fā)現(xiàn)問題的可能性增加。它們可以在軟件或軟件和硬件中找到，通常會(huì)迫使額外的芯片重新設(shè)計(jì)和代碼修訂。重新設(shè)計(jì)和代碼修訂都具有成本和上市時(shí)間的影響。避免這些影響所需要的是一種提供統(tǒng)一解決方案的方法，以在第一塊芯片之前實(shí)現(xiàn)硬件/軟件驗(yàn)證和確認(rèn)。

最新一代的硬件仿真器實(shí)現(xiàn)了這一點(diǎn)。它們提供幾乎無限的容量，多達(dá)數(shù)十億個(gè)門，并以 1 兆赫或更多兆赫的速度驗(yàn)證被測設(shè)計(jì) （DUT），提供比 FPGA 原型系統(tǒng)更好的硬件調(diào)試。它們易于使用，可以更快地編譯 DUT，并允許從世界任何地方進(jìn)行 24/7 遠(yuǎn)程訪問。在仿真器上運(yùn)行的新軟件應(yīng)用程序使其能夠支持多種類型的驗(yàn)證，從低功耗分析和驗(yàn)證到測試設(shè)計(jì) （DFT） 邏輯驗(yàn)證。仿真器還為從網(wǎng)絡(luò)到處理器/圖形、存儲(chǔ)等各種細(xì)分市場帶來了獨(dú)特的技術(shù)。

在設(shè)計(jì)周期的早期，仿真器用于與仿真器和 SystemVerilog 進(jìn)行協(xié)同仿真，以在組裝完整的 SoC 設(shè)計(jì)之前驗(yàn)證知識(shí)產(chǎn)權(quán) （IP） 模塊和子系統(tǒng)。在設(shè)計(jì)周期的后期，仿真器用于驗(yàn)證整個(gè)系統(tǒng)并執(zhí)行嵌入式軟件驗(yàn)證。

它們在相同的設(shè)計(jì)表示上為硬件和軟件工程師提供完整的硬件和軟件調(diào)試功能。這讓硬件和軟件開發(fā)團(tuán)隊(duì)能夠以前所未有的方式協(xié)作并修復(fù)集成問題（圖 2）。

【圖2 | 最新一代的硬件仿真器顯著加快了開發(fā)周期。］

硬件仿真以前僅限于驗(yàn)證超大型設(shè)計(jì)，如今已成為所有設(shè)計(jì)驗(yàn)證和確認(rèn)流程的基礎(chǔ)。這種新發(fā)現(xiàn)的流行是日益增長的硅復(fù)雜性和嵌入式軟件的廣泛使用的結(jié)果。在設(shè)計(jì)中心，硬件仿真被使用，并且在未來它將在從硬件驗(yàn)證、硬件/軟件集成到嵌入式軟件和系統(tǒng)驗(yàn)證的整個(gè)開發(fā)周期中使用得更多。

審核編輯：郭婷