0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于AXI4-Stream協(xié)議總結(jié)分享

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-06-23 10:08 ? 次閱讀


AXI4-Stream去掉了地址項,允許無限制的數(shù)據(jù)突發(fā)傳輸規(guī)模;

fc6639f6-f290-11ec-ba43-dac502259ad0.png

二、握手機

只有當VALID和READY同時為高時,才能進行傳輸。

VALID和READY信號的先后順序有一下三種形式:

fc785b22-f290-11ec-ba43-dac502259ad0.jpg

2.1VALID早于READY信號

fc81211c-f290-11ec-ba43-dac502259ad0.jpg

2.2READY信號早于VALID信號

fc8aa034-f290-11ec-ba43-dac502259ad0.jpg

2.3 VALID信號與READY信號同時

三、基本事務(wù)

AXI4-Stream跟AXI4的區(qū)別就是AXI4-Stream去除了地址線,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時。由于AXI4-Stream協(xié)議(amba4_axi4_stream_v1_0_protocol_spec.pdf)沒有時序圖,因此,我使用XILINX公司的產(chǎn)品指導(dǎo)手冊(pg007_srio_gen2_v3_1.pdf)里的一個時序圖來演示AXI4-Stream各個信號的關(guān)系。如下圖所示:

fc970ec8-f290-11ec-ba43-dac502259ad0.jpg

上圖中,tready信號一直處于高電平,表示從設(shè)備做好了接收數(shù)據(jù)準備。tvalid變?yōu)楦唠娖降耐瑫r,tdata、tkeep、tuser也同時進行發(fā)送。在tdata最后一個字節(jié)數(shù)據(jù)時,tlast發(fā)送一個高電平脈沖。數(shù)據(jù)發(fā)送完成后,tvalid變?yōu)榈碗娖健_@樣一次傳輸就完成了。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 信號
    +關(guān)注

    關(guān)注

    11

    文章

    2841

    瀏覽量

    77881
  • Stream
    +關(guān)注

    關(guān)注

    0

    文章

    21

    瀏覽量

    8098

原文標題:AXI4-Stream協(xié)議總結(jié)

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 0人收藏

    評論

    相關(guān)推薦
    熱點推薦

    AMD Versal Adaptive SoC Clock Wizard AXI DRP示例

    本文將使用 Clocking Wizard 文檔 PG321 中的“通過 AXI4-Lite 進行動態(tài)重配置的示例”章節(jié)作為參考。
    的頭像 發(fā)表于 05-27 10:42 ?310次閱讀
    AMD Versal Adaptive SoC Clock Wizard <b class='flag-5'>AXI</b> DRP示例

    NVMe簡介之AXI總線

    NVMe需要用AXI總線進行高速傳輸。而AXI總線是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)協(xié)議中的重要組成部分,主要面向高性能、高帶寬、低延時的片內(nèi)互連需求
    的頭像 發(fā)表于 05-21 09:29 ?104次閱讀
    NVMe簡介之<b class='flag-5'>AXI</b>總線

    NVMe協(xié)議簡介之AXI總線

    向高速數(shù)據(jù)流傳輸?shù)?b class='flag-5'>AXI4-Stream接口。如表1所示展示了三種類型接口的主要特點對比。 表1 三種類型AXI4接口對比 AXI4總線具有讀寫地址、數(shù)據(jù)通道分離的特性,使控制通道與數(shù)據(jù)通道分離、讀通道
    發(fā)表于 05-17 10:27

    AXI協(xié)議規(guī)范總結(jié)

    寫數(shù)據(jù)通道從主設(shè)備傳輸數(shù)據(jù)到從設(shè)備,在寫傳輸時,從設(shè)備使用寫響應(yīng)通道通知主設(shè)備傳輸完成。
    的頭像 發(fā)表于 05-12 09:44 ?987次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>協(xié)議</b>規(guī)范<b class='flag-5'>總結(jié)</b>

    高速SSD存儲系統(tǒng)中數(shù)據(jù)緩存控制器整體頂層設(shè)計

    數(shù)據(jù)緩存控制器主要實現(xiàn)了對大量突發(fā)數(shù)據(jù)的緩存、AXI4接口與AXI4-Stream接口之間的轉(zhuǎn)換和NVMe命令的生成等功能。這里主要介紹相關(guān)開發(fā)流程。
    的頭像 發(fā)表于 04-14 10:46 ?195次閱讀
    高速SSD存儲系統(tǒng)中數(shù)據(jù)緩存控制器整體頂層設(shè)計

    一文詳解AXI DMA技術(shù)

    AXI直接數(shù)值存取(Drect Memory Access,DMA)IP核在AXI4內(nèi)存映射和AXI4流IP接口之間提供高帶寬的直接內(nèi)存訪問。DMA可以選擇分散收集(Scatter Gather
    的頭像 發(fā)表于 04-03 09:32 ?743次閱讀
    一文詳解<b class='flag-5'>AXI</b> DMA技術(shù)

    一文詳解Video In to AXI4-Stream IP核

    Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形式,實現(xiàn)了接口轉(zhuǎn)換。該IP還可使用VTC核,VTC在視頻輸入和視頻處理之間起橋梁作用。
    的頭像 發(fā)表于 04-03 09:28 ?930次閱讀
    一文詳解Video In to <b class='flag-5'>AXI4-Stream</b> IP核

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Na
    的頭像 發(fā)表于 03-17 10:31 ?828次閱讀
    <b class='flag-5'>AXI</b>接口FIFO簡介

    AXI握手時序優(yōu)化—pipeline緩沖器

    /prdy或者valid-ready或AXI)中Valid及data打拍技巧?;只關(guān)心ready時序修復(fù)可以參考同作者這篇文章鏈接:?(AXI)握手協(xié)議(pvld/prdy或者valid-ready)中
    的頭像 發(fā)表于 03-08 17:10 ?460次閱讀
    <b class='flag-5'>AXI</b>握手時序優(yōu)化—pipeline緩沖器

    國產(chǎn)FPGA SOC 雙目視覺處理系統(tǒng)開發(fā)實例

    AXI4-Stream總線構(gòu)建的高速數(shù)據(jù)通道(峰值帶寬可達12.8GB/s),實現(xiàn)ARM與FPGA間的納秒級(ns)延遲交互,較傳統(tǒng)方案提升了3倍的傳輸效率,極大地提升了系統(tǒng)整體
    的頭像 發(fā)表于 02-20 08:05 ?1223次閱讀
    國產(chǎn)FPGA SOC 雙目視覺處理系統(tǒng)開發(fā)實例

    AMBA AXI4接口協(xié)議概述

    AMBA AXI4(高級可擴展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導(dǎo)體產(chǎn)業(yè)首個符合 AXI4 標準的
    的頭像 發(fā)表于 10-28 10:46 ?659次閱讀
    AMBA <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協(xié)議</b>概述

    Xilinx NVMe AXI4主機控制器,AXI4接口高性能版本介紹

    NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協(xié)議命令,具備獨立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用高性能、順序
    的頭像 發(fā)表于 07-18 09:17 ?961次閱讀
    Xilinx NVMe <b class='flag-5'>AXI4</b>主機控制器,<b class='flag-5'>AXI4</b>接口高性能版本介紹

    基于TI Sitara系列AM5728工業(yè)開發(fā)板——FPGA視頻開發(fā)案例分享

    。 編輯 圖 38 點擊Advanced,保持默認配置,即可避免VDMA同時讀寫同一個Buffer,造成視頻數(shù)據(jù)傳輸亂碼。 編輯 圖 39 Video In to AXI4-Stream IP
    發(fā)表于 07-12 17:24

    如何在psoc 4控制器 (CY8C4245AXI-483) 中實現(xiàn)RC5協(xié)議?

    如何在 psoc 4 控制器 (CY8C4245AXI-483) 中實現(xiàn) RC5 協(xié)議
    發(fā)表于 07-04 07:38

    ESP-ADF下的i2s_stream是否可以全雙工工作?

    請問各位朋友: ESP-ADF下的i2s_stream是否可以全雙工工作,我看了其下的所有關(guān)于I2S的例子程序和create_i2s_stream函數(shù)的源碼,都只能單工工作(要么讀要么寫),我要自行修改與i2s_
    發(fā)表于 06-28 06:59

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學(xué)習(xí)
    • 獲取您個性化的科技前沿技術(shù)信息
    • 參加活動獲取豐厚的禮品