0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于AXI4-Stream協(xié)議總結(jié)分享

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-06-23 10:08 ? 次閱讀


AXI4-Stream去掉了地址項(xiàng),允許無(wú)限制的數(shù)據(jù)突發(fā)傳輸規(guī)模;

fc6639f6-f290-11ec-ba43-dac502259ad0.png

二、握手機(jī)

只有當(dāng)VALID和READY同時(shí)為高時(shí),才能進(jìn)行傳輸。

VALID和READY信號(hào)的先后順序有一下三種形式:

fc785b22-f290-11ec-ba43-dac502259ad0.jpg

2.1VALID早于READY信號(hào)

fc81211c-f290-11ec-ba43-dac502259ad0.jpg

2.2READY信號(hào)早于VALID信號(hào)

fc8aa034-f290-11ec-ba43-dac502259ad0.jpg

2.3 VALID信號(hào)與READY信號(hào)同時(shí)

三、基本事務(wù)

AXI4-Stream跟AXI4的區(qū)別就是AXI4-Stream去除了地址線,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡(jiǎn)單的發(fā)送與接收說法,減少了延時(shí)。由于AXI4-Stream協(xié)議(amba4_axi4_stream_v1_0_protocol_spec.pdf)沒有時(shí)序圖,因此,我使用XILINX公司的產(chǎn)品指導(dǎo)手冊(cè)(pg007_srio_gen2_v3_1.pdf)里的一個(gè)時(shí)序圖來演示AXI4-Stream各個(gè)信號(hào)的關(guān)系。如下圖所示:

fc970ec8-f290-11ec-ba43-dac502259ad0.jpg

上圖中,tready信號(hào)一直處于高電平,表示從設(shè)備做好了接收數(shù)據(jù)準(zhǔn)備。tvalid變?yōu)楦唠娖降耐瑫r(shí),tdata、tkeep、tuser也同時(shí)進(jìn)行發(fā)送。在tdata最后一個(gè)字節(jié)數(shù)據(jù)時(shí),tlast發(fā)送一個(gè)高電平脈沖。數(shù)據(jù)發(fā)送完成后,tvalid變?yōu)榈碗娖?。這樣一次傳輸就完成了。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 信號(hào)
    +關(guān)注

    關(guān)注

    11

    文章

    2836

    瀏覽量

    77807
  • Stream
    +關(guān)注

    關(guān)注

    0

    文章

    21

    瀏覽量

    8086

原文標(biāo)題:AXI4-Stream協(xié)議總結(jié)

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AXI協(xié)議規(guī)范總結(jié)

    寫數(shù)據(jù)通道從主設(shè)備傳輸數(shù)據(jù)到從設(shè)備,在寫傳輸時(shí),從設(shè)備使用寫響應(yīng)通道通知主設(shè)備傳輸完成。
    的頭像 發(fā)表于 05-12 09:44 ?429次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>協(xié)議</b>規(guī)范<b class='flag-5'>總結(jié)</b>

    高速SSD存儲(chǔ)系統(tǒng)中數(shù)據(jù)緩存控制器整體頂層設(shè)計(jì)

    數(shù)據(jù)緩存控制器主要實(shí)現(xiàn)了對(duì)大量突發(fā)數(shù)據(jù)的緩存、AXI4接口與AXI4-Stream接口之間的轉(zhuǎn)換和NVMe命令的生成等功能。這里主要介紹相關(guān)開發(fā)流程。
    的頭像 發(fā)表于 04-14 10:46 ?162次閱讀
    高速SSD存儲(chǔ)系統(tǒng)中數(shù)據(jù)緩存控制器整體頂層設(shè)計(jì)

    一文詳解AXI DMA技術(shù)

    AXI直接數(shù)值存?。―rect Memory Access,DMA)IP核在AXI4內(nèi)存映射和AXI4流IP接口之間提供高帶寬的直接內(nèi)存訪問。DMA可以選擇分散收集(Scatter Gather
    的頭像 發(fā)表于 04-03 09:32 ?639次閱讀
    一文詳解<b class='flag-5'>AXI</b> DMA技術(shù)

    一文詳解Video In to AXI4-Stream IP核

    Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號(hào)的時(shí)鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號(hào)或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形式,實(shí)現(xiàn)了接口轉(zhuǎn)換。該IP還可使用VTC核,VTC在視頻輸入和視頻處理之間起橋梁作用。
    的頭像 發(fā)表于 04-03 09:28 ?817次閱讀
    一文詳解Video In to <b class='flag-5'>AXI4-Stream</b> IP核

    AXI接口FIFO簡(jiǎn)介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Na
    的頭像 發(fā)表于 03-17 10:31 ?720次閱讀
    <b class='flag-5'>AXI</b>接口FIFO簡(jiǎn)介

    AXI握手時(shí)序優(yōu)化—pipeline緩沖器

    /prdy或者valid-ready或AXI)中Valid及data打拍技巧?;只關(guān)心ready時(shí)序修復(fù)可以參考同作者這篇文章鏈接:?(AXI)握手協(xié)議(pvld/prdy或者valid-ready)中
    的頭像 發(fā)表于 03-08 17:10 ?425次閱讀
    <b class='flag-5'>AXI</b>握手時(shí)序優(yōu)化—pipeline緩沖器

    國(guó)產(chǎn)FPGA SOC 雙目視覺處理系統(tǒng)開發(fā)實(shí)例

    AXI4-Stream總線構(gòu)建的高速數(shù)據(jù)通道(峰值帶寬可達(dá)12.8GB/s),實(shí)現(xiàn)ARM與FPGA間的納秒級(jí)(ns)延遲交互,較傳統(tǒng)方案提升了3倍的傳輸效率,極大地提升了系統(tǒng)整體
    的頭像 發(fā)表于 02-20 08:05 ?1126次閱讀
    國(guó)產(chǎn)FPGA SOC 雙目視覺處理系統(tǒng)開發(fā)實(shí)例

    ZYNQ基礎(chǔ)---AXI DMA使用

    Xilinx官方也提供有一些DMA的IP,通過調(diào)用API函數(shù)能夠更加靈活地使用DMA。 1. AXI DMA的基本接口 axi dma IP的基本結(jié)構(gòu)如下,主要分為三個(gè)部分,分別是控制axi dma寄存器
    的頭像 發(fā)表于 01-06 11:13 ?1702次閱讀
    ZYNQ基礎(chǔ)---<b class='flag-5'>AXI</b> DMA使用

    AMBA AXI4接口協(xié)議概述

    AMBA AXI4(高級(jí)可擴(kuò)展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導(dǎo)體產(chǎn)業(yè)首個(gè)符合 AXI4 標(biāo)準(zhǔn)的
    的頭像 發(fā)表于 10-28 10:46 ?617次閱讀
    AMBA <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協(xié)議</b>概述

    ICMPv4協(xié)議—互聯(lián)網(wǎng)控制報(bào)文協(xié)議

    在車載以太網(wǎng)測(cè)試中,因?yàn)镮P協(xié)議本身提供的是不可靠傳輸,所以如果網(wǎng)絡(luò)出現(xiàn)丟包、網(wǎng)絡(luò)錯(cuò)誤等問題就需要及時(shí)向管理者報(bào)告錯(cuò)誤和狀態(tài)信息,此時(shí)就需要借助ICMP協(xié)議來實(shí)現(xiàn)這一功能。什么是ICMPv4協(xié)
    的頭像 發(fā)表于 07-25 08:25 ?1024次閱讀
    ICMPv<b class='flag-5'>4</b><b class='flag-5'>協(xié)議</b>—互聯(lián)網(wǎng)控制報(bào)文<b class='flag-5'>協(xié)議</b>

    Xilinx NVMe AXI4主機(jī)控制器,AXI4接口高性能版本介紹

    NVMe AXI4 Host Controller IP可以連接高速存儲(chǔ)PCIe SSD,無(wú)需CPU,自動(dòng)加速處理所有的NVMe協(xié)議命令,具備獨(dú)立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用高性能、順序
    的頭像 發(fā)表于 07-18 09:17 ?913次閱讀
    Xilinx NVMe <b class='flag-5'>AXI4</b>主機(jī)控制器,<b class='flag-5'>AXI4</b>接口高性能版本介紹

    基于TI Sitara系列AM5728工業(yè)開發(fā)板——FPGA視頻開發(fā)案例分享

    。 編輯 圖 38 點(diǎn)擊Advanced,保持默認(rèn)配置,即可避免VDMA同時(shí)讀寫同一個(gè)Buffer,造成視頻數(shù)據(jù)傳輸亂碼。 編輯 圖 39 Video In to AXI4-Stream IP
    發(fā)表于 07-12 17:24

    如何在psoc 4控制器 (CY8C4245AXI-483) 中實(shí)現(xiàn)RC5協(xié)議?

    如何在 psoc 4 控制器 (CY8C4245AXI-483) 中實(shí)現(xiàn) RC5 協(xié)議
    發(fā)表于 07-04 07:38

    ESP-ADF下的i2s_stream是否可以全雙工工作?

    請(qǐng)問各位朋友: ESP-ADF下的i2s_stream是否可以全雙工工作,我看了其下的所有關(guān)于I2S的例子程序和create_i2s_stream函數(shù)的源碼,都只能單工工作(要么讀要么寫),我要自行修改與i2s_
    發(fā)表于 06-28 06:59

    有關(guān)PL端利用AXI總線控制PS端DDR進(jìn)行讀寫(從機(jī)wready信號(hào)一直不拉高)

    AXI4 TO AXI3協(xié)議轉(zhuǎn)換。 回到問題本身:這就十分有意思了,一個(gè)接口的定義改變會(huì)影響DDR的運(yùn)行狀態(tài),這到底是為什么??
    發(fā)表于 05-31 12:04

    電子發(fā)燒友

    中國(guó)電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品