5G基礎(chǔ)設(shè)施在射頻芯片內(nèi)部開辟新集成前沿

大規(guī)模多輸入多輸出 （mMIMO） 的出現(xiàn)為基站硬件帶來了新的射頻挑戰(zhàn)，而新的無線電技術(shù)促進(jìn)了通向 5G 無線的道路。因此，已經(jīng)面臨日益復(fù)雜的射頻復(fù)雜性的 5G 基礎(chǔ)設(shè)施現(xiàn)在需要半導(dǎo)體公司進(jìn)行另一輪創(chuàng)新，以通過更具適應(yīng)性的解決方案來提高網(wǎng)絡(luò)效率。

到目前為止，通信設(shè)備制造商勢必會(huì)創(chuàng)建多張具有特定頻率的卡，以滿足無線行業(yè)對全球各種授權(quán)和非授權(quán) 5G 頻段的需求。以愛立信為例，它每周創(chuàng)建兩個(gè)電路板設(shè)計(jì)，以跟上全球所有頻率計(jì)劃。

那么我們?nèi)绾伍_發(fā)一個(gè)獨(dú)立于頻率并且可以在多個(gè)地區(qū)使用的單一平臺(tái)呢？特別是對于 mMIMO 無線電，它在面板中使用大量天線，這使得網(wǎng)絡(luò)效率勢在必行。Xilinx 聲稱其Zynq ? UltraScale+? 射頻片上系統(tǒng) （SoC） 提供了一個(gè)單芯片自適應(yīng)平臺(tái)，可以針對多種 5G 標(biāo)準(zhǔn)進(jìn)行重新配置。

直接射頻采樣

在傳統(tǒng)的模擬方法中，射頻信號(hào)鏈通過分立元件進(jìn)行射頻采樣后通過 JESD204 接口連接到數(shù)字前端。它還涉及每個(gè)芯片一到兩個(gè)轉(zhuǎn)換器。在這里，從一個(gè)芯片到另一個(gè)芯片的數(shù)據(jù)轉(zhuǎn)換可能需要高達(dá) 8 瓦的功率來傳輸 320 Gb 的數(shù)據(jù)。

但是，當(dāng)您使用大量發(fā)射器和接收器時(shí)，例如 mMIMO 設(shè)計(jì)中的情況，您必須非常注意功耗。因此，Zynq UltraScale+ 提供了一個(gè)單芯片自適應(yīng)無線電平臺(tái)，可對射頻信號(hào)進(jìn)行直接采樣。

圖 1：傳統(tǒng)的基于模擬的方法（上圖）和直接射頻采樣方法（下圖）之間的比較。

直接射頻采樣直接處理輸入信號(hào)，無需下變頻為中頻 （IF） 信號(hào)，并應(yīng)用 DSP 技術(shù)執(zhí)行數(shù)字域中的信號(hào)調(diào)節(jié)等任務(wù)。當(dāng)射頻電路進(jìn)入下一個(gè)芯片以執(zhí)行網(wǎng)絡(luò)路由等任務(wù)時(shí)，這消除了 JESD204 瓶頸。

這反過來又簡化了模數(shù)信號(hào)鏈并允許處理更多數(shù)據(jù)，這是 5G 系統(tǒng)中 mMIMO 基站的關(guān)鍵優(yōu)勢。該單芯片自適應(yīng)平臺(tái)集成了基帶、無線電 IP、MAC、DSP 信號(hào)和濾波以及具有通用數(shù)字處理器和 DDR4 內(nèi)存子系統(tǒng)的數(shù)據(jù)轉(zhuǎn)換器。

例如，RF 數(shù)據(jù)轉(zhuǎn)換器的集成為降低功耗、占地面積和物料清單 （BOM） 成本提供了寶貴的場所。Zynq ? UltraScale+ 通過 14 位模數(shù)轉(zhuǎn)換器 （ADC） 支持高達(dá) 5 Giga 樣本/秒的直接 RF 采樣，并通過 14 位數(shù)模轉(zhuǎn)換器 （DAC） 支持高達(dá) 10 G 樣本/秒的直接射頻采樣。

在 Zynq UltraScale+ 中，RF ADC 的采樣率從 4 G sample/s 提升到了 5 G sample/s，RF DAC 的采樣率從 6 G sample/s 提升到了 10 G sample/s。對于時(shí)分雙工 （TDD） 用例，這將 RF 數(shù)據(jù)塊的功耗降低了 20%。在這里，值得一提的是，大多數(shù) 5G 無線電都是基于 TDD 技術(shù)的。

FPGA 如何賦能射頻設(shè)計(jì)

以 FPGA 為中心的設(shè)計(jì)通常需要數(shù)據(jù)轉(zhuǎn)換器，但直到現(xiàn)在，只有低性能轉(zhuǎn)換器集成到 FPGA 中用于系統(tǒng)監(jiān)控等應(yīng)用。這主要是因?yàn)槟M和數(shù)字處理器是由半導(dǎo)體公司的不同團(tuán)隊(duì)甚至完全由不同的公司開發(fā)的。

數(shù)字團(tuán)隊(duì)致力于節(jié)點(diǎn)遷移以縮小節(jié)點(diǎn)大小，而模擬工程師使用穩(wěn)定的舊處理節(jié)點(diǎn)。但是，它必須在要求更高集成度的現(xiàn)代無線電用例（例如 mMIMO）中發(fā)生變化。

Xilinx 聲稱，采用 16 nm FinFET 工藝制造的 Zynq UltraScale+ 是這種更高集成度的體現(xiàn)。它將模擬和數(shù)字域都放在一塊硅片中，以通過可編程邏輯優(yōu)化信號(hào)流。

硬件和軟件可編程引擎的集成消除了分立元件，可將功耗和設(shè)計(jì)尺寸降低多達(dá) 50%。例如，Zynq UltraScale+ 通過將外部 PLL 振蕩器的數(shù)量從四個(gè)減少到一個(gè)來降低 BOM 成本。

圖 2：集成模擬和數(shù)字部件的單芯片 RF 解決方案如何降低功耗、占用空間和 BOM 成本。

除了 5G 基站設(shè)計(jì)，Xilinx 還將這種多頻段無線電芯片用于其他射頻應(yīng)用，例如相控陣?yán)走_(dá)網(wǎng)絡(luò)和天氣監(jiān)視系統(tǒng)。然后，還有用于電纜接入的遠(yuǎn)程 PHY 節(jié)點(diǎn)、汽車中的激光雷達(dá)系統(tǒng)、測試和測量以及衛(wèi)星通信等用例。

適應(yīng)5G世界

5G 標(biāo)準(zhǔn)將在未來幾年內(nèi)不斷發(fā)展，這將繼續(xù)改變系統(tǒng)要求。因此，與通信設(shè)備制造商一直在使用 ASIC 的 3G 和 4G 設(shè)計(jì)領(lǐng)域不同，靈活的邏輯方法更有可能應(yīng)對增量的 5G 部署。

當(dāng)今 5G 設(shè)計(jì)環(huán)境中的 ASIC 解決方案很可能在一年內(nèi)過時(shí)。另一方面，連接模擬和數(shù)字域的可編程解決方案（圖 3）可以針對各種 5G 安裝進(jìn)行重新配置。

圖 3：顯示不同子系統(tǒng)的 Zynq UltraScale+ RF 芯片的框圖

本文介紹了一種高度集成的 RF 芯片的概況，該芯片在數(shù)字域內(nèi)執(zhí)行下變頻過程，從而繞過涉及分立元件下變頻的傳統(tǒng)射頻采樣模擬方式。

審核編輯：郭婷