無線SoC設計中RF布局的最佳實踐

無線連接與微控制器 （MCU） 的片上系統 （SoC） 集成是整個物聯網 （IoT） 中連接設備應用的支持技術。最新的無線 SoC 設備加速了高性能網絡的開發(fā)，使緊湊、低功耗和具有成本效益的系統設計能夠在更短的時間內投放市場。無論是可穿戴設備和智能手機之間的藍牙連接，還是使用 ZigBee 或 Thread 作為通信協議的智能家居應用，底層技術都依賴于以高達 2.4 GHz 的頻率傳輸和接收射頻 （RF） 信號。最大化任何無線連接的性能意味著密切關注射頻電路設計，尤其是電路板布局。

無線設計可能具有挑戰(zhàn)性，因為所需的射頻信號通常與不需要的射頻信號非常接近，例如 MCU 時鐘或開關電源產生的高頻信號。因此，由不良設計實現的通信范圍可能會受到損害，或者需要更高的發(fā)射功率水平來補償，這將導致便攜式設備的電池壽命縮短。更高功率的信號還會產生雜散信號，可能會對其他設備造成干擾，無法滿足標準監(jiān)管要求。

由于這些原因，了解有效無線通信的設計目標、電路布局如何影響這些目標以及最重要的是如何通過遵循一些簡單的最佳實踐從設計中提取最大射頻性能是很有幫助的。我們將參考 Silicon Labs 的 EFR32 Wireless Gecko SoC 的特定電路板布局來探索這些。

影響射頻性能的因素

無線設備的射頻性能主要取決于印刷電路板 （PCB） 射頻部分的設計和布局。匹配網絡中 RF 組件的位置，就其方向和與其他組件的分離而言，會對不需要的信號的耦合產生重大影響。RF 走線的布線和尺寸與設計中使用的天線的選擇同樣重要。此外，接地金屬化、非射頻走線（尤其是電源線）的布線以及 PCB 本身的性質（如板厚、介電常數和層數）等因素都在整體設計。安裝在板上的其他組件，包括 MCU 時鐘電路和電源轉換器，可能會在射頻頻譜中產生過多的雜散，從而導致靈敏度下降。因此，采用適當的濾波將高頻信號與這些源隔離并防止它們到達射頻路徑非常重要。

為了更好地理解如何完成這種濾波，我們首先需要了解射頻電路的功能。IC內的無線電包括發(fā)射器和接收器。發(fā)射器 （Tx） 的目標是將盡可能多的有用信號驅動到天線中。在 RF IC 和負載之間使用阻抗變換旨在最大限度地提高基頻的輻射功率，并最大限度地減少諧波和其他雜散頻率的任何耗散損耗。這是通過由串聯電感器和并聯電容器組成的組合匹配和濾波網絡來實現的。對于在 2.4 GHz 下以高于 13 dBm 的 Tx 功率水平運行，建議使用如圖 1 所示的 4 元素梯形圖。當以較低功率運行時，2 元件 LC 網絡可能就足夠了。在接收模式下，

【圖1 | 用于 2.4 GHz 的四元發(fā)射機匹配網絡］

布置 RF 部分時的注意事項

雖然無線 SoC 供應商提供的參考設計旨在提供最佳的射頻性能，但由于尺寸或形狀因素的限制，并不總是可以將這種設計照原樣復制到終端系統設計中。顯然，與參考設計的任何偏差都會影響性能。在涉及的高頻下，由于電路板走線長度不同，元件之間距離的變化會引入寄生電感。不同的基板厚度或介電常數，或跡線之間的間隙，可能會引入寄生電容。改變組件相對于彼此的間距或方向會影響信號耦合，而改變推薦的組件類型或尺寸也會引入不同的組件寄生效應。

糟糕的設計選擇會導致匹配和濾波網絡失諧，也可能導致晶體負載失諧。這樣做的可能后果是 Tx 輸出功率降低、Rx 靈敏度降低、雜散發(fā)射水平增加、電流消耗增加以及不同板之間可能出現頻率偏移，所有這些都可以在傳導和傳導和輻射信號測量。

此外，問題不一定局限于電路板的射頻部分。從射頻輻射的角度來看，必須考慮整個 PCB 設計，因為接地層及其尺寸等因素會影響發(fā)射信號的功率，尤其是在使用單極型天線時。接地層的屏蔽效應也會影響輻射雜散的水平，非射頻走線也會如此，因此必須注意確保這些都很好地保持在 EMC 限制范圍內。還應該理解，即使是按原樣使用的參考設計也不是完整的應用程序，對于參考設計區(qū)域之外的板上的其他電路，也應該采取類似的謹慎措施。

遵循 RF 部分的最佳布局實踐

當無法完全按原樣實施參考設計時，遵循一些指導原則是值得的。圖 2 顯示了 2.4 GHz 無線電板布局的示例指南。

從匹配網絡開始，第一個組件應盡可能靠近 RF IC 的 Tx 輸出引腳放置，以減少因擴展信號走線的寄生電感而產生的失諧效應。其余匹配網絡組件應彼此靠近放置，以最大限度地減少任何 PCB 對地寄生電容或組件之間的進一步走線寄生電感。理想情況下，用于連接這些組件的走線寬度應與焊盤寬度相同，對于 0402 尺寸的 SMD 組件，該寬度通常為 0.5 mm。

【圖2 | 顯示關鍵電路區(qū)域的 2.4 GHz EFR32 無線電板布局］

在所有電源引腳上正確放置去耦電容至關重要。最低值的旁路電容器會濾除基本 Tx/Rx 頻率附近的信號，并且需要放置在最靠近 IC 引腳的位置，并使用多個通孔連接到接地層，并具有良好的接地。值約為 100 nF 的旁路電容器將抑制數十兆赫茲范圍內的時鐘信號，否則這些時鐘信號可能會在芯片內上變頻，從而在載波頻率周圍產生不需要的雜散。最大值電容器旨在濾除來自開關電源的干擾，該干擾通常約為數百千赫。這些可以放置在離電源引腳更遠的地方，顯然在電池供電設備的情況下不需要。

晶體應盡可能靠近 RF IC 放置，以確保最小化過孔寄生電容并減少任何頻率偏移。晶體的外殼應使用多個過孔連接到地，以避免來自未接地部件的輻射，因為任何未連接和浮動的金屬都可能充當不需要的輻射器。在晶振和 VDD 走線之間使用隔離接地金屬將避免由電源對晶振造成的任何失諧效應，并且同樣可以避免晶振或時鐘信號及其諧波泄漏到電源線。

良好的接地連接至關重要，并且有許多與這種做法相關的建議。電容器接地引腳附近的走線應加厚，以提高散熱帶的接地效果（用于冷卻）并最大限度地減少接地之間的串聯寄生電感（電路板的未使用區(qū)域填充有接地的銅）和接地引腳?？拷娙萜鹘拥匾_并連接到底層或內層接地層的額外過孔將進一步有助于減少這些影響。

RF IC 焊盤的裸露焊盤占位面積應使用多個過孔，以確保良好的接地以及良好的散熱能力。在圖 2 所示的布局中，7 mm x 7 mm 尺寸的 IC 封裝有 25 個通孔，每個通孔直徑為 0.25 mm。如果可能，焊盤接地應連接到頂層接地金屬，以進一步改善射頻接地。這可以通過通過 IC 封裝角落的對角跡線連接來實現。信號，尤其是高頻諧波，有時會耦合在附近濾波電容器的接地連接之間。通過將這些電容器連接到傳輸線兩側的地，可以避免問題。

在匹配網絡區(qū)域，建議確保走線或焊盤與相鄰接地澆注之間的距離至少為 0.5 mm。這將最大限度地減少任何寄生電容并減少失諧效應。對于 4 層 PCB，頂層下方的第一個內層應在 RF IC 和匹配網絡下方填充連續(xù)的接地金屬。這種技術將確保到 RF IC 接地的良好低阻抗信號路徑，并且通過不在該區(qū)域放置任何布線，將防止與匹配網絡的任何耦合效應。還建議不要以任何方式阻塞 Tx/Rx 匹配網絡的接地過孔和 RF IC 焊盤的接地過孔之間的接地返回路徑。返回電流應該有一條清晰、暢通無阻的路徑，通過接地層返回 RF IC。

最后，關于射頻部分，應使用 50 歐姆接地共面?zhèn)鬏斁€連接到遠處的射頻組件，例如板載天線或天線連接器。這將降低對 PCB 引起的任何信號變化的敏感度，還將減少不需要的輻射和耦合效應。耦合器線附近的多個接地通孔可以進一步減少輻射。傳輸線的使用如圖 3 所示。

整個 PCB 的最佳實踐布局設計

雖然作為最低要求，最好在 PCB 的 RF 部分區(qū)域周圍有一個大的連續(xù)接地金屬化，但通過將這種技術應用于整個 PCB 可以獲得更好的性能。為了實現良好的射頻接地，整個接地區(qū)域的射頻電壓電位應相等。這有助于保持適當的 VDD 濾波，并為單極型天線提供良好的接地層。間隙應該用接地金屬填充，頂層和底層的結果部分應該用盡可能多的過孔連接。

為了減少邊緣場引起的諧波輻射，應在任何接地金屬區(qū)域的邊緣部署多個接地通孔，尤其是在 PCB 邊緣和電源走線周圍，如圖 3 所示。在具有兩個以上的電路板設計中層，所有的導線或走線都應放置在內層之一中，尤其是電源走線，并且整個頂層和底層應包含盡可能多的連續(xù)接地金屬化，以減少來自這些走線的任何輻射。還建議避免將電源走線放置在靠近 PCB 邊緣的位置。

【圖3 | 顯示傳輸線和 PCB 邊緣接地過孔的整個電路板布局］

結論

我們都欣賞無線連接的好處，無論是在我們的消費技術小工具與我們的智能手機、平板電腦和筆記本電腦之間，還是在不斷發(fā)展的物聯網的更廣泛領域中。這一承諾的實現取決于將各種“東西”連接在一起并連接到互聯網，其中許多需要在合理距離內進行無線通信，同時在電池必須更換或充電之前長時間運行。

實現物聯網的承諾還需要可靠、經濟高效的連接解決方案，該解決方案基于可輕松集成到最終產品設計中的無線 SoC。然而，RF 設計從來都不是一件容易的事，從 RF 電路布局中獲得最佳性能可能具有挑戰(zhàn)性。使用無線 SoC 供應商的參考設計可能是一個不錯的方法，但有時這是不可能的。遵循良好的 RF 設計實踐始終很重要，以確保滿足通信范圍和功耗的目標，而不會產生不必要的干擾問題和不符合監(jiān)管標準要求。

審核編輯：郭婷