eFPGA技術的應用優(yōu)勢和實施注意事項

嵌入式 FPGA （eFPGA） 技術并不是一個新概念。事實上，它已經以各種形式實施了幾十年。那么，為什么它會突然受到如此多的關注呢？答案在于半導體行業(yè)內兩個基本經濟趨勢的交匯處。

首先，每一代新工藝的開發(fā)成本都在急劇上升。這些是由抽象設計本身以及這些設計在實際 SoC 設備中的物理實現日益復雜的驅動，包括軟件工具、工程時間和掩模成本等項目。

其次（反之亦然），這些設備中每單位功能的成本一直在下降。例如，二十或三十年前，FPGA 門相對昂貴，因此 FPGA 設備傾向于用于原型設計和預生產，而不是大批量生產應用。嘗試將 FPGA 門添加到 ASIC 通常會增加整體裸片尺寸和復雜性，以至于新的混合設備變得過于昂貴而無法實用。現在這不再是真的了。

相反，SoC 設計中涉及的高成本增加了與沒有完全正確的產品來滿足特定市場需求相關的風險，而 FPGA 門的成本相對較低意味著嵌入 FPGA 技術可以獲得一定程度的設計靈活性（從而降低市場風險）具有經濟意義。

eFPGA 技術的優(yōu)勢

然而，除了解決這兩個主要經濟趨勢帶來的挑戰(zhàn)之外，基于 eFPGA 的設計方法還提供了許多其他潛在的好處。例如，通過將 eFPGA IP 放置在與 SoC 中的其他功能塊相同的硅片上，它可以與設計的其余部分具有低功耗、低延遲、非常高的帶寬連接。結果是，與 ASIC 加分立 FPGA 解決方案相比，具有嵌入式 FPGA 塊的 ASIC 可以具有更低的功耗、更高的性能、更低的成本和更少的電路板空間，同時仍保持設計靈活性。

eFPGA 的另一個優(yōu)勢是 FPGA 的可重新編程特性使設計團隊能夠輕松地調整他們的 SoC 以適應新的、快速變化的或在制造后略有不同的市場需求，從而延長產品的上市時間并增加收入、毛利率、和整體盈利能力。SoC-with-eFPGA 特別有效的例子包括快速支持新的或不斷發(fā)展的接口標準，添加新功能以快速應對新興的競爭威脅，或以具有成本效益的方式為高度分散的市場（如互聯網）創(chuàng)建多種產品變體物聯網 （IoT）。

最后，將 eFPGA 技術添加到 SoC 設計中可以提高整體設計性能，同時降低總功耗。某些功能在 FPGA 邏輯中實現的性能或功率效率更高，特別是如果它們需要像當今大多數 SoC 設計中那樣具有片上處理器的靈活性時。此外，通過采用大多數嵌入式 FPGA 技術的可重新編程方面，設計工程師可以創(chuàng)建基于硬件的解決方案，這些解決方案可以重新配置以適應手頭的特定問題，從而進一步提高設計性能并降低功耗。

實施注意事項

為了最有效地獲得嵌入 FPGA IP 的好處，設計團隊必須考慮其 eFPGA 實施的各個方面。首先要考慮的是綜合工具與設計流程其余部分之間的集成質量。綜合工具應明確支持 eFPGA 架構，并應能夠生成優(yōu)化設計網表以實現高效設計。例如，QuickLogic 與 Mentor 合作為其 eFPGA 技術提供設計和開發(fā)環(huán)境——特別是 Mentor 的 Precision Synthesis 軟件，該軟件經過優(yōu)化以支持公司 eFPGA IP 中使用的 QuickLogic ArcticPro 架構。

綜合在設計過程中起著關鍵作用，因為它對設計的結果質量 （QoR） 影響最大。QoR 指標是多維的——它可能是頻率、面積和功率的函數，具體取決于用戶的設計要求。對于綜合工具而言，當前支持諸如 Verilog、SystemVerilog （SV2009） 和 VHDL （VHDL-2008） 等行業(yè)標準 HDL 語言以實現設計輸入的靈活性非常重要。而且，為了獲得最佳 QoR，綜合工具必須深入了解目標架構，以最佳地映射到架構中可用的資源。

設計流程中的第二個考慮因素是 eFPGA 實現本身的軟件質量，因為它將最終決定 SoC 器件的效率、性能和成本。FPGA 架構及其相關的開發(fā)工具往往會共同發(fā)展，因為其中一個的變化可能會對另一個產生巨大的影響。因此，已出貨數百萬個 FPGA 并擁有數十年開發(fā)用于為數千個實際應用中的這些設備提供設計支持的軟件經驗的公司更有可能提供良好的 eFPGA IP/軟件解決方案。

在某些情況下，經驗豐富的 FPGA 供應商還學會了如何將 eFPGA 技術有效地集成到他們自己的 SoC 設備中，這使他們能夠通過充當自己的技術客戶來進一步完善他們的 eFPGA IP 產品。例如，QuickLogic 為可聽、可穿戴和物聯網應用開發(fā)了傳感器處理 SoC（圖 1）。該設備包括 eFPGA 技術，因為該公司了解到，擁有可編程邏輯塊可以讓他們的客戶快速實施新的傳感器處理算法和接口標準。

【圖1 | EOS S3傳感器處理平臺框圖］

作為 eFPGA 工具本身的用戶，QuickLogic 工程師很快了解了他們需要哪些工具以及如何最好地優(yōu)化 eFPGA 實現設計流程。在此過程中，他們遇到了各種問題并加以解決，最終創(chuàng)建了成功的 eFPGA IP 集成所需的全套工具和設計文件。

這些工具生成的一些文件包括設備包裝文件、反向注釋文件和布局數據。設備封裝文件是一個網表，它定義了 eFPGA“黑盒”端口以及它們如何連接到 SoC 設計的其余部分。背面注釋文件提供對設計驗證過程至關重要的庫和時序信息。布局數據包括設計團隊可用于實例化物理設計塊的物理布局信息。

eFPGA 在人工智能、物聯網、安全和其他應用中的用途

SoC 顯然用于廣泛的應用，添加嵌入式 FPGA 技術只會擴展?jié)撛诘挠美?。但是，在一些應用示例中，采?eFPGA 的 SoC 解決方案提供了優(yōu)于傳統 SoC 的顯著優(yōu)勢。

我們已經回顧了傳感器處理，其中 EOS S3 SoC 的嵌入式 FPGA 部分可以實現快速傳感器算法和接口更新，而無需流片新版本的設備。與基于云的人工智能相關的語音處理是人機交互的下一個重要步驟，它能夠為支持“智能揚聲器”產品（如亞馬遜的 Alexa）的生態(tài)系統快速輕松地添加新的觸發(fā)詞。

高度分散的物聯網市場是 eFPGA 技術可以提供實質性好處的另一個很好的例子。整體市場是巨大的，但很少有個別應用程序本身會有大量的市場需求。因此，對于 SoC 設計人員來說，采用基于平臺的方法是有意義的，他們的“基礎”設備可以實現每個應用程序共有的所有功能。然后，eFPGA 技術可用于快速且經濟高效地創(chuàng)建多種產品變體，以滿足特定應用的需求。也可以解決突然出現的新應用，而無需花費與重新設計 ASIC 相關的時間和成本。

包括大數據和深度學習在內的幾乎所有機器學習應用程序都可以利用大多數 eFPGA 解決方案提供的可重構特性。eFPGA 模塊中的硬件可以根據需要進行配置，然后重新配置，以經濟高效地解決當今計算機解決的一些最復雜的問題。

另一個很好的例子，也是現在特別相關的一個例子，是需要不斷更新基于硬件的安全算法。隨著新的安全漏洞或漏洞被發(fā)現，提供更新的防御性解決方案變得至關重要——非常適合 SoC 中的 eFPGA 硬件。

eFPGA 技術的未來

鑒于開發(fā)和單位成本趨勢將使嵌入式 FPGA 技術對 SoC 設計團隊更具吸引力，eFPGA IP 的未來非常光明。然而，與每一項復雜的技術一樣，也存在一些挑戰(zhàn)。其中之一是，一種尺寸并不適合所有情況，eFPGA IP 架構、尺寸和技術以及跨不同代工廠和工藝節(jié)點的 SoC 實現有很多很多可能的組合。還存在與需要不同數量的金屬層、管理時鐘域邊界以及協調不同的電源管理方案相關的潛在集成問題。

盡管 eFPGA 技術已經以各種形式出現已經有一段時間了，但市場才剛剛從早期采用階段進入主流階段。這種趨勢只會在短期內加速。示例應用程序和最終產品變得越來越容易找到，范圍從移動設備、可聽設備、可穿戴設備和物聯網到大數據和通信中心，再到可重新配置的計算平臺，再到基于云的人工智能。

然而，只有將可編程邏輯有效地集成到 SoC 中，eFPGA 技術才會成功。這需要技術、架構和軟件工具的正確組合，以便開發(fā)團隊擁有完整且有效的設計流程，使他們能夠無縫地從概念到工作芯片，再到制造后的市場調整和準備發(fā)貨的產品。

審核編輯：郭婷