如何防止頻率混疊以及Delta-Sigma (Σ-Δ) ADC抗混疊模擬前端設(shè)計(jì)

有時(shí)我們會(huì)發(fā)現(xiàn)，通過(guò)ADC測(cè)出來(lái)的信號(hào)，在實(shí)際PCB電路上找不到源頭。這有可能是你的ADC抗混疊模擬前段設(shè)計(jì)出了問(wèn)題。

本文從頻率混疊的發(fā)生機(jī)制出發(fā)，總結(jié)出如何防止頻率混疊以及Delta-Sigma (Σ-Δ) ADC抗混疊模擬前端設(shè)計(jì)上需要注意的要點(diǎn)。

頻率混疊

我們舉一個(gè)實(shí)例來(lái)看什么是頻率混疊： 如下圖，fs為采樣頻率，fin為信號(hào)頻率。當(dāng)fs<2fin，fs=1.3fin時(shí)，黑色虛線是實(shí)際的信號(hào)波形，紅色實(shí)線為采樣得到的波形。我們可以看到采樣得到的波形已經(jīng)脫離實(shí)際波形。這就發(fā)生了混疊現(xiàn)象。 ?

圖1：當(dāng)fs<2fin, 頻率混疊發(fā)生

假定信號(hào)頻率fin=900kHz，采樣頻率fs=1MHz。下圖紅色正弦波是實(shí)際信號(hào)，藍(lán)色正弦波是通過(guò)ADC采樣之后的信號(hào)。我們實(shí)際看到的混疊頻率falias=100kHz。

圖2：時(shí)域中，信號(hào)頻率與混疊頻率的關(guān)系 （圖片來(lái)源：TI）

根據(jù)奈奎斯特采樣定律，采樣頻率至少是信號(hào)頻率的兩倍以上。如果采樣頻率小于信號(hào)頻率的兩倍就會(huì)發(fā)生混疊現(xiàn)象。 我們切換到頻域，更容易看清這個(gè)問(wèn)題。

圖3：頻域中，信號(hào)頻率與混疊頻率的關(guān)系 （圖片來(lái)源于TI）

在頻域圖里，根據(jù)奈奎斯特采樣定律，任何大于fs/2的頻率信號(hào)將會(huì)鏡像折疊到0到fs/2的頻率范圍內(nèi)。當(dāng)采樣頻率fs=1MHz時(shí)，所有大于500kHz（fs/2）的信號(hào)，將會(huì)折疊到0到500kHz頻率范圍內(nèi)。當(dāng)信號(hào)頻率fin=900kHz，這時(shí)讀取到的混疊信號(hào)fa=fs-fin=1MHz-900kHz=100kHz。

如何防止頻率混疊？

加一些外圍電路（濾波器），可以把產(chǎn)生頻率混疊的一些頻率濾除，從而防止頻率混疊。

圖4：頻域中的目標(biāo)信號(hào)與噪聲信號(hào) （圖片來(lái)源：TI）

如上圖，在頻域范圍內(nèi)，藍(lán)色是我們想要采集的信號(hào)頻率，綠色和紅色都是我們不希望的噪聲信號(hào)頻率。 我們以Σ-Δ ADC舉例，Σ-Δ ADC是一種目前使用最為普遍的高精度ADC結(jié)構(gòu)。(什么是Σ-Δ ADC？請(qǐng)參考下面文章：淺談Delta-Sigma(Σ-Δ) ADC原理) 一般Σ-Δ ADC會(huì)自帶數(shù)字濾波。理論上講，數(shù)字濾波器可以濾除截止頻率到fs/2內(nèi)的噪聲。如下圖灰色部分的頻率，將會(huì)被數(shù)字濾波器濾除。因此，下圖綠色部分的噪聲信號(hào)將被濾除。 根據(jù)奈奎斯特采樣定律，任何大于fs/2的頻率信號(hào)將會(huì)鏡像折疊到0到fs/2的頻率范圍內(nèi)。如下圖紅色部分的噪聲會(huì)避開(kāi)數(shù)字濾波器，折疊到信號(hào)頻率附件。

圖5：設(shè)計(jì)數(shù)字濾波，濾除不希望的噪聲信號(hào) （圖片來(lái)源：TI）

所以，還要在實(shí)際電路中，我們還需要一個(gè)外部模擬防混疊濾波器（比如簡(jiǎn)單的RC濾波器）。如下圖紅色部分的頻率，將會(huì)被外部模擬濾波器濾除。當(dāng)模擬濾波器截止頻率=采樣頻率fs減去數(shù)字濾波器截止頻率時(shí)，那么后面紅色部分的噪音信號(hào)也會(huì)被濾除。

圖6：設(shè)計(jì)外部模擬防混疊濾波器，濾除不希望的噪聲信號(hào) （圖片來(lái)源：TI）

經(jīng)過(guò)數(shù)字濾波和模擬濾波雙重過(guò)濾，在檢測(cè)范圍內(nèi)，只剩下我們要的目標(biāo)信號(hào)。 對(duì)于Σ-Δ ADC，內(nèi)部有數(shù)字濾波器。這個(gè)數(shù)字濾波器有助于降低外部模擬濾波器的設(shè)計(jì)要求。在Digi-Key網(wǎng)站上查找Σ-Δ ADC產(chǎn)品，請(qǐng)點(diǎn)擊這里>>。

Σ-Δ ADC抗混疊模擬前端設(shè)計(jì)

真正考慮Σ-Δ ADC抗混疊模擬前端設(shè)計(jì)的時(shí)候，我們不僅要考慮濾波器帶寬的問(wèn)題，還要考慮實(shí)際電路中的各種噪聲，以及噪聲源的特性。比如共模噪聲，差模噪聲等。

濾除共模噪聲與差模噪聲

如下圖，每根差分線上我們都會(huì)有一個(gè)一摸一樣的RC濾波器結(jié)構(gòu)，用來(lái)濾除共模噪聲的干擾。

圖7：濾除共模噪聲與差模噪聲 （圖片來(lái)源于TI）

兩個(gè)差分線不可能完全一致，電容電阻會(huì)有微小的差異，從而引入差模噪聲。為了解決這個(gè)差模干擾，我們一般會(huì)在兩路差分信號(hào)中跨接一個(gè)電容Cdiff。一般Cdiff的容值時(shí)Cdm的10倍以上，來(lái)降低差模噪聲。

差分輸入Δ-Σ ADC，抗混疊濾波器如何設(shè)計(jì)？

低速Δ-Σ ADC通常需要一個(gè)簡(jiǎn)單的單濾波器來(lái)減少混疊效應(yīng)。對(duì)于差分信號(hào)，濾波器結(jié)構(gòu)通常由兩個(gè)濾波路徑組成：一個(gè)差分濾波器（源自?xún)蓚€(gè)濾波器電阻RFILTER和差分電容器CDIFF的組合）；和一個(gè)共模濾波器（源自一個(gè)濾波器電阻RFILTER和共模電容器CCM的組合）

圖8：Delta-Sigma ADC的抗混疊濾波器結(jié)構(gòu)

注意：如果您有一個(gè)單端輸入，其中 AINN 是接地參考，則濾波器將由RFILTER和CCM組成。但是，設(shè)計(jì)指南將與下面描述的差分濾波器的設(shè)計(jì)指南相同。 為了確定上圖中每個(gè)組件的值，我們將分析分為三個(gè)部分會(huì)有所幫助：

差分濾波器截止頻率應(yīng)該是多少？

我應(yīng)該選擇多大阻值的濾波電阻器？

我應(yīng)該選擇多大容值的差分和共模電容器？

這里不多展開(kāi)，更詳細(xì)的資料可以查看下面這篇帖子：

Δ-Σ ADC抗混疊濾波器組件選擇

更多ADC模擬前端設(shè)計(jì)的技術(shù)資料，可參考：

模擬基知識(shí) - 第 5 部分：處理SAR ADC輸入驅(qū)動(dòng)難題

本文小結(jié)

抗混疊設(shè)計(jì)是ADC模擬前端設(shè)計(jì)里非常重要的一部分?？够殳B設(shè)計(jì)，并不能孤立去考慮，而是應(yīng)該結(jié)合ADC類(lèi)型、實(shí)際電路中的各種噪聲，系統(tǒng)地去設(shè)計(jì)。了解頻率混疊的發(fā)生機(jī)制，掌握防止頻率混疊方法，才能設(shè)計(jì)出良好的ADC抗混疊模擬前端。

審核編輯 ：李倩