今天看《集成電路時序分析與建?!分锌吹竭@么一個知識點(diǎn),覺得有點(diǎn)意思,就記錄下來,與大家一起分享。
先看 如下電路圖:
左邊的電路圖是需要分析的電路,我們的目的是要對此電路進(jìn)行時序分析,那首先要找到該電路需要分析的時序路徑,既然找路徑,那找到時序分析的起點(diǎn)與終點(diǎn)即可。
尋找時序路徑的起點(diǎn)和終點(diǎn)的原則如下:
起點(diǎn):
設(shè)計邊界的數(shù)據(jù)輸入端口或信號輸入端口;如上圖右邊的I0,I1;
時序元件(一般指DFF)的輸出,例如上圖右邊的11,13,15;
存儲單元的數(shù)據(jù)輸出,其實(shí)這和第2條一致,時序單元也是存儲單元,例如DFF,但這里的存儲單元一般指存儲器,例如RAM等;
終點(diǎn):
時序單元的數(shù)據(jù)輸入,例如上圖右邊的10,12,14;
存儲單元的數(shù)據(jù)輸入,類似于時序單元,但更多指存儲器等,例如RAM等;
設(shè)計邊界的輸出Q0,Q1,Q2;
根據(jù)上述原則即可得到,時序分析的起點(diǎn)(最左邊)和終點(diǎn)(最右邊):
時序路徑
中間經(jīng)過的節(jié)點(diǎn)都可認(rèn)為是延遲單元。
實(shí)際進(jìn)行時序分析時,可不必每次都這么轉(zhuǎn)換,但是不得不說,這種理論化的方式可以讓你的分析更具理論支撐,見多了熟悉了之后便可更快速的識別時序路徑。這是分析的第一步,祝入門快樂。
審核編輯 :李倩
-
集成電路
+關(guān)注
關(guān)注
5422文章
12028瀏覽量
368142 -
時序
+關(guān)注
關(guān)注
5文章
397瀏覽量
37921
原文標(biāo)題:【靜態(tài)時序分析】如何尋找時序路徑的起點(diǎn)與終點(diǎn)
文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
FPGA時序約束之設(shè)置時鐘組

一文詳解Vivado時序約束

AXI握手時序優(yōu)化—pipeline緩沖器

集成電路設(shè)計中靜態(tài)時序分析介紹
億緯鋰能榮獲雙項(xiàng)起點(diǎn)金鼎獎
使用霍爾效應(yīng)傳感器針對篡改和移動終點(diǎn)位置檢測實(shí)現(xiàn)限制檢測

評論