0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

易靈思Trion FPGA PS配置模式--update

XL FPGA技術(shù)交流 ? 來源:XL科技 ? 作者:XL科技 ? 2022-04-25 15:13 ? 次閱讀

PS配置啟動(dòng)過程

902b88be-c445-11ec-bce3-dac502259ad0.png

這里以X1模式為例,PS的配置過程如下:

(1)在啟動(dòng)配置之前要先把CRESET_N拉低tCRESET_N,然后拉高;

(2)在CRESET_N拉高之后,要等待tDMIN,才可以發(fā)送同步碼,這期間可以翻轉(zhuǎn)CCK;

(3)發(fā)送同步碼,數(shù)據(jù)與時(shí)鐘為上升沿觸發(fā);要求外部處理器連續(xù)發(fā)送數(shù)據(jù)直到數(shù)據(jù)完成;

(4)數(shù)據(jù)發(fā)送完成后,繼續(xù)發(fā)送CCK時(shí)鐘100周期,或者一邊發(fā)送一邊檢測(cè)CDONE,直到CDONE為高。實(shí)際上也確實(shí)有客戶因?yàn)闆]有拉時(shí)鐘而啟動(dòng)不了的情況。

控制信號(hào)處理

易靈思Trion FPGA的配置模塊主要由CBUS[2:0]、SS_N和TEST_N,CSI幾個(gè)信號(hào)控制。FPGA進(jìn)入用戶模式前不要對(duì)這幾個(gè)信號(hào)進(jìn)行翻轉(zhuǎn)。

904b63dc-c445-11ec-bce3-dac502259ad0.png

目前易靈思的Programmer工具只支持PS x1模式,x2及更高位寬需要通過外部微處理器,如MCU來操作。

這里需要注意的是在配置過程中,控制信號(hào)不要進(jìn)行翻轉(zhuǎn),目前看到的現(xiàn)象是在多次配置過程中,在連續(xù)兩次配置過程中,由于CSI翻轉(zhuǎn)造成第二次配置失敗。

應(yīng)用案例

目前T20F169測(cè)試PS x4模式。時(shí)鐘為30MHz,tCRESET_N拉低790ns,tDMIN為2us,數(shù)據(jù)配置完成后又繼續(xù)發(fā)送時(shí)鐘100個(gè)以上??梢詥?dòng)。用時(shí)104ms

906b576e-c445-11ec-bce3-dac502259ad0.png

另外要提下數(shù)據(jù)順序問題,實(shí)際在發(fā)送過程是依次發(fā)送的。

9087c05c-c445-11ec-bce3-dac502259ad0.png

909e470a-c445-11ec-bce3-dac502259ad0.png

整體配置過程波形如下,SS_N有時(shí)會(huì)有很多毛刺,時(shí)鐘之間也會(huì)有一些持續(xù)拉高的時(shí)間,但都不影響。

90b729f0-c445-11ec-bce3-dac502259ad0.png


審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21777

    瀏覽量

    604770
  • 控制信號(hào)
    +關(guān)注

    關(guān)注

    0

    文章

    166

    瀏覽量

    12006
  • 易靈思
    +關(guān)注

    關(guān)注

    5

    文章

    47

    瀏覽量

    4895

原文標(biāo)題:易靈思Trion FPGA PS配置模式--update(2)

文章出處:【微信號(hào):gh_ea2445df5d2a,微信公眾號(hào):FPGA及視頻處理】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 0人收藏

    評(píng)論

    相關(guān)推薦

    低溫失效的原因,有沒有別的方法或者一些見解?

    低溫失效的原因,有沒有別的方法或者一些見解。就是芯片工作溫度在100°--40°區(qū)間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監(jiān)測(cè)了電流和電壓都正常,頻率也都正常,頻率不是FPGA的頻率是晶振的頻率,焊接的話七
    發(fā)表于 12-30 16:28

    FPGA PS配置模式--v7

    文件。注意修改Bitstream生成模式時(shí),不需要進(jìn)行工程的全編譯,只需運(yùn)行最后一步數(shù)據(jù)流生成即可。 PS配置啟動(dòng)過程 這里以X1模式為例,PS
    的頭像 發(fā)表于 12-24 14:37 ?630次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b> <b class='flag-5'>PS</b><b class='flag-5'>配置</b><b class='flag-5'>模式</b>--v7

    FPGA產(chǎn)品的主要特點(diǎn)

    近年來,全球半導(dǎo)體供應(yīng)鏈屢受挑戰(zhàn),芯片短缺問題一度對(duì)行業(yè)產(chǎn)生深遠(yuǎn)影響。通過優(yōu)化供應(yīng)鏈管理、強(qiáng)化產(chǎn)能規(guī)劃,確??蛻舻?b class='flag-5'>FPGA需求得到及時(shí)滿足。面向工業(yè)控制、機(jī)器視覺、醫(yī)療影像、消費(fèi)
    的頭像 發(fā)表于 12-04 14:20 ?530次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b>產(chǎn)品的主要特點(diǎn)

    Trion FPGA PS配置模式--update(6)

    文件。注意修改Bitstream生成模式時(shí),不需要進(jìn)行工程的全編譯,只需運(yùn)行最后一步數(shù)據(jù)流生成即可。 PS配置啟動(dòng)過程 這里以X1模式為例,PS
    的頭像 發(fā)表于 07-23 08:48 ?684次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>Trion</b> <b class='flag-5'>FPGA</b> <b class='flag-5'>PS</b><b class='flag-5'>配置</b><b class='flag-5'>模式</b>--<b class='flag-5'>update</b>(6)

    FPGA下載問題

    在ARM開發(fā)中,通??晒┻x擇的下載器有多種。清華的FPGA,除了官方的專用下載器,有其他的下載器可以使用嗎?使用賽下載器可以嗎?
    發(fā)表于 06-23 12:28

    FPGA配置模式有哪些?具體配置過程是怎樣的?

    與CPLD不同,FPGA是基于門陣列方式為用戶提供可編程資源的,其內(nèi)部邏輯結(jié)構(gòu)的形成是由配置數(shù)據(jù)決定的。那么是如何進(jìn)行配置的呢?配置模式
    發(fā)表于 06-19 14:40

    Trion DSP 原語使用問題 - 1

    ? 在使用Trion乘法器可能會(huì)遇到以下問題: (1)[EFX-0652 ERROR] 'EFX_MULT' instance 'mult' port 'CEA
    的頭像 發(fā)表于 05-20 16:35 ?411次閱讀
    <b class='flag-5'>Trion</b> DSP 原語使用問題 - 1

    Zynq-7000為何不是FPGA

    Zynq-7000可擴(kuò)展處理平臺(tái)是采用賽新一代FPGA(Artix-7與Kintex-7FPGA)所采用的同一28nm可編程技術(shù)的最新產(chǎn)品系列。
    發(fā)表于 04-26 11:30 ?1310次閱讀
    Zynq-7000為何不是<b class='flag-5'>FPGA</b>?

    RAM使用--Update5

    RAM在使用時(shí)可以會(huì)遇到一些問題,這里把常用的問題總結(jié)下。 1、ram初始化文件路徑是工程路徑 在對(duì)ram進(jìn)行初始化時(shí)需要指定文件路徑,這里要注意'/'的方向。 (1)如果文件放在工程目錄
    的頭像 發(fā)表于 04-24 08:43 ?814次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>RAM使用--<b class='flag-5'>Update</b>5

    國產(chǎn)FPGA應(yīng)用專題--Efinity軟件使用心得

    做為FPGA的集成開發(fā)環(huán)境,不同的廠家其實(shí)大同小異。很多國產(chǎn)廠家,如安路,高云,會(huì)在軟件上貼近Xilinx和Intel,以節(jié)省客戶的軟件使用成本。而國產(chǎn)廠商的的集成開發(fā)環(huán)境Efi
    的頭像 發(fā)表于 04-23 15:38 ?2194次閱讀
    國產(chǎn)<b class='flag-5'>FPGA</b>應(yīng)用專題--<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Efinity軟件使用心得

    RAM使用--Update4

    RAM在使用時(shí)可以會(huì)遇到一些問題,這里把常用的問題總結(jié)下。 1、ram初始化文件路徑是工程路徑 在對(duì)ram進(jìn)行初始化時(shí)需要指定文件路徑,這里要注意'/'的方向。 (1)如果文件放在工程目錄
    的頭像 發(fā)表于 04-23 14:52 ?1131次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>RAM使用--<b class='flag-5'>Update</b>4

    Jtag_bridge_loader生成-v2

    Efinity版本:2023.1及以前版本。 器通過jtag bridge燒寫flash時(shí)需要自己生成一個(gè)jtage birdge文件。jtage bridge 工程的目的是為了打通JTAG
    的頭像 發(fā)表于 04-15 16:34 ?1477次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Jtag_bridge_loader生成-v2

    FPGA flash操作原理

    FPGA flash操作原理分享
    的頭像 發(fā)表于 04-09 15:03 ?1038次閱讀

    AMD進(jìn)軍低成本FPGA市場(chǎng),滿足邊緣應(yīng)用需求

    雖然賽主攻高端FPGA市場(chǎng),但其對(duì)低成本FPGA市場(chǎng)的投入也不容小覷。此次發(fā)布的Spartan UltraScale+正是AMD進(jìn)軍低成本FPG
    的頭像 發(fā)表于 03-10 10:06 ?1155次閱讀

    解析FPGA競(jìng)爭(zhēng)格局背后的驅(qū)動(dòng)因素

    FPGA是一個(gè)高度集中的市場(chǎng),龍頭賽占據(jù)過半份額,前4名玩家合計(jì)份額90%+。根據(jù)Marketsandmarkets數(shù)據(jù)及我們估算,2022年,FPGA龍頭賽
    發(fā)表于 01-26 11:43 ?968次閱讀
    解析<b class='flag-5'>FPGA</b>競(jìng)爭(zhēng)格局背后的驅(qū)動(dòng)因素

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品