Vitis HLS合集來(lái)了Vivado合集來(lái)了(2018-2019)Vivado合集來(lái)了(2020-2021)
評(píng)估graph的性能對(duì)于kernel接口設(shè)計(jì)有著非常重要的意義。我們?nèi)砸郧耙黄恼轮刑岬降墓こ虨槔?。有三種方法可以評(píng)估graph的性能。
方法1:利用仿真結(jié)果評(píng)估AIE仿真結(jié)果都會(huì)有一個(gè)時(shí)間戳,如下圖所示。這樣我們就能從中獲知第一個(gè)輸出數(shù)據(jù)的時(shí)間點(diǎn)和最后一個(gè)輸出數(shù)據(jù)的時(shí)間點(diǎn),而仿真過(guò)程中總的輸入數(shù)據(jù)量我們是很清楚的,從而可確定graph的吞吐率。
這里我們用Tcl腳本顯示graph吞吐率計(jì)算過(guò)程。如下圖所示。start_time定義了第一個(gè)輸出數(shù)據(jù)時(shí)間點(diǎn),單位是ps。stop_time定義了最后一個(gè)輸出數(shù)據(jù)時(shí)間點(diǎn)。total_time就是處理整個(gè)數(shù)據(jù)所需要的時(shí)間。bytes_per_run確定了每次執(zhí)行所處理的數(shù)據(jù)量,單位為Byte。iteration_count為執(zhí)行次數(shù)。
方法2:利用API進(jìn)行評(píng)估Vitis提供了API用于graph性能評(píng)估。event::io_stream_start_to_bytes_transferred_cycles返回處理指定數(shù)據(jù)量(單位為Byte)所需要的時(shí)鐘周期個(gè)數(shù)。event::io_stream_running_event_count在start_profiling和read_profiling之間發(fā)生的事件個(gè)數(shù)。
在仿真時(shí)就會(huì)打印出吞吐率,如下圖所示。
方法3:在profile報(bào)告中查看性能生成profile報(bào)告具體設(shè)置如下圖所示。
在profile報(bào)告中可以看到每個(gè)kernel運(yùn)行的總時(shí)鐘周期個(gè)數(shù),還可以看到運(yùn)行一次每個(gè)kernel所需要的時(shí)鐘周期個(gè)數(shù)。
原文標(biāo)題:AIE(11)—評(píng)估graph性能
文章出處:【微信公眾號(hào):TeacherGaoFPGAHub】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
-
接口
+關(guān)注
關(guān)注
33文章
8659瀏覽量
151480 -
Graph
+關(guān)注
關(guān)注
0文章
36瀏覽量
9115 -
輸出數(shù)據(jù)
+關(guān)注
關(guān)注
0文章
4瀏覽量
6160
原文標(biāo)題:AIE(11)—評(píng)估graph性能
文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論