XILINX偶然加載不成功的問(wèn)題原因及解決方法

XILINX偶然加載不成功的問(wèn)題原因及解決方法

一、項(xiàng)目背景

明德?lián)P(MDY)在2021年承擔(dān)了多個(gè)基于XILINX芯片的研發(fā)項(xiàng)目，包括VPX網(wǎng)絡(luò)透明傳輸項(xiàng)目(芯片為XC7K325T-2FBG900)、某高端測(cè)試儀項(xiàng)目(芯片為XCKU060-FFVA1156)、某網(wǎng)閘設(shè)備項(xiàng)目(芯片為XC7Z030-FBG676)等，另外，明德?lián)P自研了基于XC7K325T-2FBG900和基于XC7K410T-2FBG900芯片的核心板，在XILINX研發(fā)領(lǐng)域擁有豐富的經(jīng)驗(yàn)。即使擁有豐富經(jīng)驗(yàn)和積累，每個(gè)新項(xiàng)目我們均要投入相當(dāng)大的精力去研發(fā)。例如本文章分享的案例，在一個(gè)研發(fā)設(shè)備的壓力測(cè)試中，每隔3分鐘對(duì)設(shè)備進(jìn)行斷電復(fù)位重啟，部分設(shè)備會(huì)出現(xiàn)低于1%概率的FPGA加載不成功，重啟300多次，會(huì)存豐1~3次的加載失敗。

為定位此問(wèn)題，花費(fèi)了一個(gè)多月，先后投入多位專(zhuān)家，最終確定問(wèn)題的根源是“上電的時(shí)序問(wèn)題”，特為此給大家分享。

二、XILINX的上電啟動(dòng)流程

FPGA上電啟動(dòng)包含三大流程，分別是Setup，Bitstream Loading和Startup Sequence。本次故障的現(xiàn)象是FLASH有概率無(wú)法加載，因此定位出現(xiàn)問(wèn)題的流程是Setup。

在第一階段的流程中，F(xiàn)PGA首先要上電，其中VCCINT、VCCBRAM、VCCAUX、VCCIO要以由低到高的順序依次上電。當(dāng)芯片上電后，電壓達(dá)到VCCO后在10~50ms內(nèi)，init_b會(huì)拉高，初始化完成，F(xiàn)PGA開(kāi)始加載配置工作。

但是FPGA上電第一次加載時(shí)，與PROGRAM_B信號(hào)沒(méi)有關(guān)系，只需要達(dá)到init_b的延遲時(shí)間，當(dāng)init_b拉高，F(xiàn)PGA就會(huì)加載配置。

三、問(wèn)題原因：

FPGA上電時(shí)序圖如圖1所示，時(shí)序要求如表1所示。上電后init_b會(huì)延遲10~50ms后拉高，然后CCLK開(kāi)始輸出，加載外部FLASH。通過(guò)示波器實(shí)測(cè)Tpor大約是20ms左右。而且經(jīng)過(guò)反復(fù)測(cè)量發(fā)現(xiàn)，Tpor的延時(shí)是相對(duì)于VCCINT電壓?jiǎn)?dòng)后的。

圖1：FPGA上電啟動(dòng)時(shí)序

表1：FPGA上電時(shí)序要求

因此，如果FPGA的鏈路啟動(dòng)時(shí)間過(guò)長(zhǎng)，整個(gè)鏈路啟動(dòng)時(shí)間超過(guò)50ms的時(shí)候，init_b信號(hào)的上升沿就會(huì)正好卡在3.3V電壓?jiǎn)?dòng)的過(guò)程中，如圖2所示。此時(shí)FPGA認(rèn)為已經(jīng)可以進(jìn)行加載流程，因此發(fā)送CCLK給外部FLASH。但是當(dāng)前3.3V電壓僅爬升到1.9V，還不足以啟動(dòng)FLASH芯片，因此FLASH芯片不會(huì)響應(yīng)，F(xiàn)PGA在得不到FLASH回應(yīng)后，init_b信號(hào)再次拉低，表示FLASH加載過(guò)程出現(xiàn)異常。導(dǎo)致連上仿真器發(fā)現(xiàn)FLASH沒(méi)有加載成功。

圖2：故障情況下的上電時(shí)序(黃線：3.3V 藍(lán)線：init_b)

四、解決方案

1、 減少電源鏈路啟動(dòng)的時(shí)間，將時(shí)間控制在50ms以?xún)?nèi)，同時(shí)尋找導(dǎo)通時(shí)間更短的MOS管，讓3.3V電壓爬升的時(shí)間縮短至1ms左右。

2、 由于故障的根本原因在于FPGA開(kāi)始加載FLASH時(shí)，3.3V點(diǎn)沒(méi)有達(dá)到FLASH的工作電壓，因此可以嘗試更換一片寬壓FLASH芯片，看看問(wèn)題能否解決。

3、 前面兩種方案是基于不改版的情況下。如果后期可以改版，還是建議使用PCIE上來(lái)的12V電源，來(lái)提供整板的供電。所有電壓都通過(guò)電源芯片進(jìn)行轉(zhuǎn)換。然后將3.3V電源芯片的PGOOD引腳連接至init_b上。這種方式是人為延遲了init_b跳變的時(shí)間，也就是說(shuō)可以確保3.3V電壓穩(wěn)定之后，再去加載FLASH，這樣就可以確保不會(huì)出現(xiàn)該故障。而且即使3.3V爬升速率很滿(mǎn)，也可以在3.3V電源達(dá)到足夠大的值之后再加載FLASH。圖3就是在類(lèi)似的板子上做了這樣的試驗(yàn)，即使3.3V的上升時(shí)間達(dá)到了20ms，在init_b跳變的時(shí)刻，3.3V電源也已經(jīng)達(dá)到了3.0V的輸出，完全可以保證FLASH芯片正常工作。

圖3：故障修復(fù)后的上電時(shí)序(黃線：3.3V 藍(lán)線：init_b)

!!!本問(wèn)題出現(xiàn)在XC7Z030-FBG676芯片，理論上大部分的XILINX型號(hào)均會(huì)存在此問(wèn)題，出現(xiàn)此現(xiàn)象時(shí)可以參考。

明德?lián)P(MDY)除了承接項(xiàng)目外，還可為客戶(hù)提供FPGA芯片、電源芯片、AD芯片等元器件，可找我們了解。

審核編輯：湯梓紅