0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用Hi-Z緩沖器簡(jiǎn)化模擬前端

eeDesigner ? 來(lái)源:物聯(lián)網(wǎng)評(píng)論 ? 作者:物聯(lián)網(wǎng)評(píng)論 ? 2022-02-08 10:16 ? 次閱讀

為了可靠地捕獲高頻信號(hào)和快速瞬態(tài)脈沖,示波器和有源探頭等寬帶數(shù)據(jù)采集系統(tǒng)需要高性能模擬前端 (AFE) 信號(hào)鏈,該信號(hào)鏈必須能夠:

  • (至少)支持 1 V PP信號(hào),以確保高信噪比。
  • 支持 DC 至 500 MHz 的高輸入阻抗 (Hi-Z),以防止被測(cè)設(shè)備負(fù)載。
  • 提供低噪聲和失真以保持高信號(hào)保真度。
  • 提供高直流精度。

克服這些設(shè)計(jì)挑戰(zhàn)的一種方法是創(chuàng)建一種基于復(fù)合環(huán)路的方法,該方法將低頻和高頻信號(hào)鏈交錯(cuò),以獲得直流精度和寬大的信號(hào)帶寬。


使用 BUF802 實(shí)現(xiàn) ASIC 級(jí)性能

視頻“ BUF802:寬帶、高輸入阻抗 JFET 緩沖器”中了解如何更可靠地捕獲寬帶采集系統(tǒng)中的高頻信號(hào)和快速瞬態(tài)脈沖。

鑒于實(shí)現(xiàn)滿足系統(tǒng)要求的基于復(fù)合環(huán)路的電路的復(fù)雜性,工程師通常必須設(shè)計(jì)定制的專用集成電路 (ASIC) 或使用多個(gè)分立元件,如圖 1 所示。這兩種選擇都有缺點(diǎn),包括需要 ASIC 的專業(yè)知識(shí)和額外的設(shè)計(jì)復(fù)雜性。這兩種方法在性能和成本方面也有權(quán)衡:離散實(shí)現(xiàn)比 ASIC 便宜,但無(wú)法與它們的性能水平相匹配。

圖 1:帶有精密放大器 AFE 的分立緩沖器復(fù)合環(huán)路

在本文中,我將探討離散緩沖器復(fù)合環(huán)路實(shí)現(xiàn)與使用BUF802 Hi-Z 緩沖器的單芯片實(shí)現(xiàn)的設(shè)計(jì)挑戰(zhàn)。

離散緩沖器復(fù)合循環(huán)架構(gòu)

圖 1 中 Hi-Z AFE 的分立式實(shí)現(xiàn)使用精密放大器和基于分立結(jié)場(chǎng)效應(yīng)晶體管 (JFET) 的源極跟隨器電路,配置在復(fù)合環(huán)路中。環(huán)路將輸入信號(hào)分成低頻和高頻分量,通過(guò)兩個(gè)不同的電路(傳遞函數(shù))將這兩個(gè)分量帶到輸出端,并將它們重新組合以再現(xiàn)凈輸出信號(hào),如圖 2 所示。

圖 2:離散復(fù)合環(huán)路低頻和高頻路徑

低頻路徑為凈傳遞函數(shù)提供了良好的直流精度,而基于 JFET 源極跟隨器的高頻路徑使凈傳遞函數(shù)具有寬大的信號(hào)帶寬,以及低噪聲和低失真。圖 2 所示電路的主要挑戰(zhàn)之一是實(shí)現(xiàn)兩條路徑的平滑交錯(cuò),以確保平坦的頻率響應(yīng)。兩條路徑的傳遞函數(shù)的任何不匹配都會(huì)導(dǎo)致凈傳遞函數(shù)頻率響應(yīng)的不連續(xù)性,從而導(dǎo)致信號(hào)保真度的損失。

復(fù)合循環(huán)架構(gòu)的目標(biāo)

在直流或低頻時(shí),C HF(高頻電容器)開(kāi)路,電壓輸出(V OUT)由低頻路徑中的精密放大器控制。阿爾法和貝塔電阻網(wǎng)絡(luò)的比率控制直流或低頻增益。

在高頻下,C HF短路,精密放大器在有限的增益帶寬積下耗盡帶寬。分立緩沖器用作 JFET 源極,負(fù)正負(fù)射極跟隨器決定 V OUT。圖 3 中稱為增益 (G) 的離散緩沖級(jí)決定了高頻路徑增益。

圖 3:離散緩沖器復(fù)合循環(huán)架構(gòu)

在中頻,由于低頻和高頻路徑都決定了輸出,因此仔細(xì)調(diào)整各個(gè)增益以及極點(diǎn)和零點(diǎn)的相互作用對(duì)于確保平坦的頻率響應(yīng)非常重要。實(shí)現(xiàn)中頻增益均衡具有挑戰(zhàn)性,因?yàn)橄嗤慕M件 C HF和 R HF(高頻電阻)決定了低頻和高頻路徑的極點(diǎn),如圖 4 所示。

圖 4:離散緩沖器頻率響應(yīng)

復(fù)合環(huán)路應(yīng)具有平坦的頻率響應(yīng)和高交叉頻率區(qū)域,以實(shí)現(xiàn)低 1/f 噪聲和快速過(guò)驅(qū)動(dòng)恢復(fù)。

離散實(shí)現(xiàn)的復(fù)雜性

鑒于低頻和高頻路徑的相互依賴性,如圖 5 所示,C HF和 C F(補(bǔ)償電容器)的值以數(shù)十納法為單位,以實(shí)現(xiàn)平坦的頻率響應(yīng)。但這些值會(huì)導(dǎo)致數(shù)十至數(shù)百赫茲的交叉頻率范圍,這會(huì)限制信號(hào)鏈的直流噪聲性能。

圖 5:低頻和高頻路徑的相互依賴性

離散實(shí)現(xiàn)復(fù)合環(huán)路的另一個(gè)挑戰(zhàn)是精密放大器開(kāi)環(huán)增益的極點(diǎn)和 R HF和 C HF的電阻電容網(wǎng)絡(luò)的極點(diǎn)對(duì)低頻路徑中的雙極點(diǎn)網(wǎng)絡(luò)有貢獻(xiàn),從而導(dǎo)致在不穩(wěn)定。在精密放大器上實(shí)施一個(gè)額外的網(wǎng)絡(luò)(在圖 3 中標(biāo)記為伽馬網(wǎng)絡(luò))將補(bǔ)償這種不穩(wěn)定性,但需要調(diào)整以實(shí)現(xiàn)更平坦的頻率響應(yīng),進(jìn)一步增加了創(chuàng)建平滑頻率響應(yīng)的復(fù)雜性。操作范圍。

使用 BUF802 實(shí)現(xiàn)復(fù)合循環(huán)

由于實(shí)現(xiàn)分立復(fù)合環(huán)路的主要限制之一是低頻和高頻路徑之間的相互依賴性以及需要額外的伽馬網(wǎng)絡(luò)進(jìn)行補(bǔ)償,因此 BUF802 在器件內(nèi)部具有輔助路徑。將精密放大器的輸出連接到輔助路徑會(huì)創(chuàng)建一個(gè)復(fù)合環(huán)路,同時(shí)確保低頻和高頻路徑之間的隔離。隔離不同的頻率路徑會(huì)創(chuàng)建更高的交叉頻率區(qū)域并消除伽馬網(wǎng)絡(luò)和補(bǔ)償電路。低頻和高頻信號(hào)分量在 BUF802 內(nèi)部重新組合,并在 OUT 引腳處再現(xiàn),如圖 6 所示。

圖 6:具有內(nèi)部 BUF802 的復(fù)合環(huán)路精密放大器

結(jié)論

諸如 BUF802 之類的集成 Hi-Z 緩沖器有助于解決基于復(fù)合循環(huán)實(shí)現(xiàn)的復(fù)雜挑戰(zhàn)。BUF802 的輸入/輸出鉗位等集成保護(hù)功能有助于保護(hù)信號(hào)鏈中的后續(xù)階段,減少過(guò)驅(qū)動(dòng)恢復(fù)時(shí)間和輸入電容,并提高系統(tǒng)可靠性。

在為當(dāng)今的應(yīng)用考慮 AFE 時(shí),您還必須牢記未來(lái)的測(cè)量需求,這通常需要額外的帶寬。這種帶寬可以大大提高測(cè)量精度,并確保系統(tǒng)設(shè)計(jì)投資與未來(lái)的測(cè)試要求保持相關(guān)。

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5388

    文章

    11567

    瀏覽量

    362134
  • 緩沖器
    +關(guān)注

    關(guān)注

    6

    文章

    1923

    瀏覽量

    45519
  • 模擬前端
    +關(guān)注

    關(guān)注

    3

    文章

    194

    瀏覽量

    29795
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    如何使用 Hi-Z 緩沖器簡(jiǎn)化AFE設(shè)計(jì)

    BUF802等集成式Hi-Z緩沖器有助于解決基于復(fù)合環(huán)路實(shí)施的復(fù)雜難題。BUF802的集成保護(hù)功能(如輸入/輸出鉗位)有助于保護(hù)信號(hào)鏈中的后續(xù)級(jí),減少過(guò)驅(qū)恢復(fù)時(shí)間和輸入電容,并提高系統(tǒng)可靠性。
    發(fā)表于 01-25 14:11 ?2071次閱讀
    如何使用 <b class='flag-5'>Hi-Z</b> <b class='flag-5'>緩沖器</b><b class='flag-5'>簡(jiǎn)化</b>AFE設(shè)計(jì)

    引導(dǎo)時(shí)的兩用配置引腳保持在hi-z嗎?

    hi-z狀態(tài),除了配置中涉及的所有引腳;在第三階段它采樣“M [1:0]位的”加載模式類型“然后繼續(xù)。我的問(wèn)題是,如果我選擇一個(gè)特定的固定啟動(dòng)模式,我打算不改變它永遠(yuǎn),我可以安全地連接不涉及此類配置
    發(fā)表于 01-25 09:29

    單輸入邏輯門(數(shù)字緩沖器)這些特性你知道嗎?

    用,并且高阻抗?fàn)顟B(tài)Hi-Z存在于輸出上。高電平有效的三態(tài)緩沖器還可以具有反相輸出以及其高阻抗?fàn)顟B(tài),從而產(chǎn)生如圖所示的高電平有效的三態(tài)反相緩沖器。有源“ HIGH”反相三態(tài)緩沖器符號(hào)真相
    發(fā)表于 01-26 09:16

    使用Hi-Z緩沖器簡(jiǎn)化AFE設(shè)計(jì)的教程

    增加設(shè)計(jì)復(fù)雜性。這兩種方案還需要在性能和成本方面進(jìn)行權(quán)衡:分立式實(shí)施比ASIC成本低,但不符合性能等級(jí)的要求。圖1:具有精密放大器模擬前端的分立式緩沖器復(fù)合環(huán)路本文將探討與全新BUF802 H
    發(fā)表于 11-03 07:56

    有什么辦法可以在reset的時(shí)候把DP&DN的狀態(tài)改成Hi-Z嗎?

    當(dāng)復(fù)位信號(hào)RST_N有效時(shí),PTN3222CUK的DP&DN引腳狀態(tài)如何?(Hi-Z?下拉?上拉?無(wú)變化?)如果不是Hi-Z狀態(tài),有什么辦法可以在reset的時(shí)候把DP&DN的狀態(tài)改成Hi-Z嗎?(例如,在復(fù)位時(shí)切斷 3.3 V
    發(fā)表于 03-30 09:04

    緩沖器,緩沖器是什么?

    緩沖器,緩沖器是什么? buffer   中文譯名: 緩沖,緩沖器,緩沖液  解釋:1、 電信設(shè)備。在數(shù)據(jù)傳輸中,用來(lái)彌補(bǔ)不同數(shù)據(jù)處
    發(fā)表于 03-08 13:30 ?2496次閱讀

    現(xiàn)代DAC和DAC緩沖器有助于提升系統(tǒng)性能、簡(jiǎn)化設(shè)計(jì)

    現(xiàn)代DAC和DAC緩沖器有助于提升系統(tǒng)性能、簡(jiǎn)化設(shè)計(jì)
    發(fā)表于 01-04 17:50 ?0次下載

    低功耗CMOS模擬緩沖器設(shè)計(jì)_張佳佳

    低功耗CMOS模擬緩沖器設(shè)計(jì)_張佳佳
    發(fā)表于 03-19 11:29 ?2次下載

    利用Hi-Z緩沖器緩沖簡(jiǎn)化高性能模擬前端信號(hào)鏈設(shè)計(jì)

    由于部署滿足系統(tǒng)要求的基于復(fù)合環(huán)路的電路非常復(fù)雜,工程師通常需要設(shè)計(jì)定制的應(yīng)用特定集成電路 (ASIC) 或使用多個(gè)分立式元件,如圖 1 所示。這兩種方案都存在弊端,包括需要專門的 ASIC 專業(yè)知識(shí),同時(shí)還會(huì)增加設(shè)計(jì)復(fù)雜性。這兩種方案還需要在性能和成本方面進(jìn)行權(quán)衡:分立式實(shí)施比 ASIC 成本低,但不符合性能等級(jí)的要求。
    的頭像 發(fā)表于 01-25 16:15 ?1597次閱讀
    利用<b class='flag-5'>Hi-Z</b><b class='flag-5'>緩沖器</b><b class='flag-5'>緩沖</b><b class='flag-5'>簡(jiǎn)化</b>高性能<b class='flag-5'>模擬</b><b class='flag-5'>前端</b>信號(hào)鏈設(shè)計(jì)

    探討與全新BUF802 Hi-Z緩沖器單芯片設(shè)計(jì)

    本文將探討與全新BUF802 Hi-Z緩沖器單芯片實(shí)施相比,分立式緩沖器復(fù)合環(huán)路實(shí)施存在的設(shè)計(jì)難題。
    的頭像 發(fā)表于 02-11 11:58 ?3617次閱讀
    探討與全新BUF802 <b class='flag-5'>Hi-Z</b><b class='flag-5'>緩沖器</b>單芯片設(shè)計(jì)

    使用Hi-Z緩沖器簡(jiǎn)化高性能模擬前端設(shè)計(jì)

    為了可靠地捕獲高頻信號(hào)和快速瞬態(tài)脈沖,示波器和有源探頭等寬帶寬數(shù)據(jù)采集系統(tǒng)需要滿足以下要求的高性能模擬前端(AFE)信號(hào)鏈。
    的頭像 發(fā)表于 02-15 10:46 ?1747次閱讀
    使用<b class='flag-5'>Hi-Z</b><b class='flag-5'>緩沖器</b><b class='flag-5'>簡(jiǎn)化</b>高性能<b class='flag-5'>模擬</b><b class='flag-5'>前端</b>設(shè)計(jì)

    什么是時(shí)鐘緩沖器(Buffer)?時(shí)鐘緩沖器(Buffer)參數(shù)解析

    的扇出型緩沖器,是一種將一路時(shí)鐘源信號(hào)通過(guò)頻率復(fù)制生成多路時(shí)鐘信號(hào)的器件,通常時(shí)鐘緩沖器還兼具有時(shí)鐘分配,格式轉(zhuǎn)換和電平轉(zhuǎn)換的功能。 對(duì)于需要多路時(shí)鐘信號(hào)的電子系統(tǒng)來(lái)說(shuō),時(shí)鐘源加時(shí)鐘緩沖器的方案可以有效降低系統(tǒng)成本,
    發(fā)表于 10-18 18:36 ?2.6w次閱讀
    什么是時(shí)鐘<b class='flag-5'>緩沖器</b>(Buffer)?時(shí)鐘<b class='flag-5'>緩沖器</b>(Buffer)參數(shù)解析

    如何使用Hi-Z緩沖器簡(jiǎn)化AFE設(shè)計(jì)

    如何使用Hi-Z緩沖器簡(jiǎn)化AFE設(shè)計(jì)
    發(fā)表于 10-28 11:59 ?0次下載
    如何使用<b class='flag-5'>Hi-Z</b><b class='flag-5'>緩沖器</b><b class='flag-5'>簡(jiǎn)化</b>AFE設(shè)計(jì)

    集成式Hi-Z緩沖器助力于解決復(fù)合環(huán)路實(shí)施的復(fù)雜難題

    集成式Hi-Z緩沖器助力于解決復(fù)合環(huán)路實(shí)施的復(fù)雜難題
    的頭像 發(fā)表于 12-22 17:48 ?736次閱讀
    集成式<b class='flag-5'>Hi-Z</b><b class='flag-5'>緩沖器</b>助力于解決復(fù)合環(huán)路實(shí)施的復(fù)雜難題

    如何使用Hi-Z緩沖器簡(jiǎn)化AFE設(shè)計(jì)

    由于部署滿足系統(tǒng)要求的基于復(fù)合環(huán)路的電路非常復(fù)雜,工程師通常需要設(shè)計(jì)定制的應(yīng)用特定集成電路(ASIC)或使用多個(gè)分立式元件,如圖1所示。這兩種方案都存在弊端,包括需要專門的ASIC專業(yè)知識(shí),同時(shí)還會(huì)增加設(shè)計(jì)復(fù)雜性。這兩種方案還需要在性能和成本方面進(jìn)行權(quán)衡:分立式實(shí)施比ASIC成本低,但不符合性能等級(jí)的要求。
    的頭像 發(fā)表于 03-16 10:16 ?584次閱讀
    如何使用<b class='flag-5'>Hi-Z</b><b class='flag-5'>緩沖器</b><b class='flag-5'>簡(jiǎn)化</b>AFE設(shè)計(jì)