0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

eFPGA異軍崛起 IP模式會是未來嘛

lPCU_elecfans ? 來源:電子發(fā)燒友網(wǎng) ? 作者:周凱揚(yáng) ? 2021-11-17 09:10 ? 次閱讀

電子發(fā)燒友網(wǎng)報(bào)道(文/周凱揚(yáng))在硬件加速器應(yīng)用中,FPGA常被視為最優(yōu)解,提供極致加速性能的同時(shí),還具備重新編程的能力。盡管其靈活性成了FPGA的一大特色,但大批量生產(chǎn)FPGA的價(jià)格可不低。此外,F(xiàn)PGA作為傳統(tǒng)的處理器加速方案,工程師必須要解決空間、I/O延遲和帶寬之類的問題。

而近些年來,eFPGA(嵌入式FPGA)的概念正在不斷興起。與將芯片與必要的I/O和電源管理電路封裝在一起的FPGA不同,eFPGA推行的是賣IP模式。任何廠商都可以將這些eFPGA IP放入自己的定制IC產(chǎn)品內(nèi),無論是ASIC、SoC還是SiP。也正因?yàn)閑FPGA的種種優(yōu)勢,國外不少廠商都想借eFPGA率先搶占市場。

Flex Logic

Flex Logic作為最早入局eFPGA的企業(yè)之一,已經(jīng)投入了7年的研發(fā),且eFPGA在2020年正式開始盈利,并與Dialog、大唐電信和波音等企業(yè)達(dá)成了合作。Flex Logic的EFLX eFPGA IP基本已經(jīng)覆蓋了主流的成熟工藝,比如Sandia美國國家實(shí)驗(yàn)室的180nm、格芯的12nm以及臺積電的40nm、28/22nm、16/12nm,已完成了十?dāng)?shù)種芯片的流片。不僅如此,F(xiàn)lex Logic宣稱格芯的22FDX和臺積電的7/6nm也已經(jīng)在設(shè)計(jì)階段,下一步就是進(jìn)軍5nm。

在Flex Logic看來,傳統(tǒng)獨(dú)立FPGA芯片+SoC的方案所需的功率太大,且多數(shù)需要高速SERDES或PCIe與其他芯片進(jìn)行I/O互聯(lián)。這種方案不僅功率過大,也因?yàn)镾ERDES/PHYS的存在帶來了一定的面積成本,而eFPGA卻可以做到低功耗、低成本和小面積,并將100K LUT塞入復(fù)雜的SoC設(shè)計(jì)中。而且在繼承了FPGA可編程的特性后,即便是已經(jīng)安裝完成的產(chǎn)品,EFLX核心也可以用來升級I/O協(xié)議、改變加密算法等等。

eFPGA在重構(gòu)時(shí)間上同樣具備優(yōu)勢,因而在復(fù)雜的神經(jīng)網(wǎng)絡(luò)模型中更為適用。比如Flex Logic的AI推理芯片,InferX X1,在測試中,神經(jīng)網(wǎng)絡(luò)模型層級的動態(tài)重構(gòu)只需6微秒。這使得InferX X1在具備ASIC性能的同時(shí),也能對新的模型做出動態(tài)化處理,非常適合作為主處理器的加速器或協(xié)處理器,用于要求低功耗高性能的邊緣AI市場。

這樣的動態(tài)重構(gòu)也為eFPGA帶來了更多的應(yīng)用方向,比如自動駕駛中的傳感器融合方案,針對激光雷達(dá)、毫米波雷達(dá)和視覺等不同傳感器數(shù)據(jù)進(jìn)行處理。還有不同的PWM頻率要求的多電機(jī)方案,在其中提供電機(jī)控制器支持。亦或是需要多不同指令集架構(gòu)的CPU進(jìn)行動態(tài)切換,比如ARMRISC-V和ARC等。

Achronix

同樣踏足eFPGA市場的還有美國公司Achronix。Achronix的Speedcore可以做到750MHz的峰值頻率,且已經(jīng)支持了臺積電16nm、12nm和7nm三個(gè)成熟制程節(jié)點(diǎn),也可以移植到其他節(jié)點(diǎn)上。

Achronix非??春胑FPGA在汽車市場的機(jī)遇,尤其是當(dāng)下汽車開發(fā)周期縮短,又要支持10年以上的生命周期。我們以特斯拉這種開始走自研ASIC方向的廠商為例,與其他現(xiàn)成組件相比,雖然需要投入一定的開發(fā)成本,但ASIC提供的整體成本和性能都是最優(yōu)的。與此同時(shí),選擇ASIC路線也帶來了一定的風(fēng)險(xiǎn)。

首先,ASIC方案必須要對自己的方案有著清楚的認(rèn)知。特斯拉的FSD ASIC開發(fā)歷時(shí)近三年,如果這之后攝像頭ISP需要更新,GPU需要支持浮點(diǎn)而不是FP32,都需要對ASIC架構(gòu)的大改,很可能會進(jìn)一步延長后續(xù)車型的生產(chǎn),這也是為何少有汽車廠商選擇該技術(shù)路線的原因。而將eFPGA IP集成在ASIC中,就為這些廠商提供了FPGA的嵌入式硬件編程能力,又不會像獨(dú)立FPGA那樣加大成本和功率。

小結(jié)

eFPGA還有不少優(yōu)勢,比如在加密和保護(hù)上,不僅可以支持各種加密算法,也可以保護(hù)IP資產(chǎn)被逆向工程。雖然幾年前剛面世之際,eFPGA還是一個(gè)不成熟的技術(shù),并沒有在芯片設(shè)計(jì)領(lǐng)域產(chǎn)生多大的吸引力。隨著幾年的發(fā)展下來,經(jīng)過晶圓廠的生產(chǎn)認(rèn)證,設(shè)計(jì)流程和軟件的完善,加上AI和自動駕駛的興起,eFPGA已經(jīng)成了一個(gè)可行的方案。但在ARM的IP廠商的前人經(jīng)驗(yàn)下,eFPGA能否真正崛起,還需要等待更多的市場驗(yàn)證。

聲明:本文由電子發(fā)燒友原創(chuàng),轉(zhuǎn)載請注明以上來源。如需入群交流,請?zhí)砑游⑿舉lecfans999,投稿爆料采訪需求,請發(fā)郵箱huangjingjing@elecfans.com。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 傳感器
    +關(guān)注

    關(guān)注

    2564

    文章

    52629

    瀏覽量

    763949
  • asic
    +關(guān)注

    關(guān)注

    34

    文章

    1243

    瀏覽量

    122011
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1787

    瀏覽量

    151357
  • efpga
    +關(guān)注

    關(guān)注

    1

    文章

    33

    瀏覽量

    15826
收藏 0人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    ADI收購了一家eFPGA公司,可重構(gòu)芯片成為FPGA發(fā)展新風(fēng)向?

    興歡迎Flex Logix的優(yōu)秀團(tuán)隊(duì)加入ADI!這個(gè)團(tuán)隊(duì)是[eFPGA]技術(shù)的領(lǐng)導(dǎo)者,在我們繼續(xù)引領(lǐng)智能邊緣的征程中,他們與
    的頭像 發(fā)表于 11-12 01:22 ?2756次閱讀
    ADI收購了一家<b class='flag-5'>eFPGA</b>公司,可重構(gòu)芯片成為<b class='flag-5'>FPGA</b>發(fā)展新風(fēng)向?

    FPGA+AI王炸組合如何重塑未來世界:看看DeepSeek東方神秘力量如何預(yù)測......

    正以550萬美元的"拼多多模式",沖擊萬億級市場格局。 在AI時(shí)代,FPGA與AI的結(jié)合正在重塑未來的芯片生態(tài),主要體現(xiàn)在以下幾個(gè)方面: 1.技術(shù)融合與創(chuàng)新
    發(fā)表于 03-03 11:21

    使用IP核和開源庫減少FPGA設(shè)計(jì)周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項(xiàng)目落后于計(jì)劃,12% 的項(xiàng)目落后計(jì)劃 50% 以上。 為此,很多FPGA廠商都在自己EDA工具里嵌入
    的頭像 發(fā)表于 01-15 10:47 ?581次閱讀
    使用<b class='flag-5'>IP</b>核和開源庫減少<b class='flag-5'>FPGA</b>設(shè)計(jì)周期

    Achronix與BigCat Wireless建立戰(zhàn)略合作伙伴關(guān)系

    高性能FPGA和嵌入式FPGAeFPGAIP行業(yè)的領(lǐng)導(dǎo)者Achronix Semiconductor Corporation宣布與BigCat Wireless公司建立戰(zhàn)略合作伙伴
    的頭像 發(fā)表于 11-21 10:58 ?628次閱讀

    邏輯或的常見誤區(qū)及解決方法

    邏輯或(Exclusive OR,簡稱XOR)在理解和應(yīng)用過程中,確實(shí)存在一些常見的誤區(qū)。以下是對這些誤區(qū)的分析以及相應(yīng)的解決方法: 一、常見誤區(qū) 混淆邏輯或與按位或 : 邏輯
    的頭像 發(fā)表于 11-19 09:56 ?913次閱讀

    邏輯或與異或門的工作原理

    邏輯或(Exclusive OR,簡稱XOR)與異或門的工作原理是數(shù)字邏輯電路中的核心概念。以下是對邏輯或和異或門工作原理的介紹: 一、邏輯或的定義 邏輯或是一種邏輯運(yùn)算,其輸
    的頭像 發(fā)表于 11-19 09:52 ?3596次閱讀

    邏輯或的定義和應(yīng)用 邏輯或與邏輯與的區(qū)別

    邏輯或(XOR,Exclusive OR)是一種二進(jìn)制運(yùn)算,其結(jié)果取決于兩個(gè)輸入值是否不同。如果兩個(gè)輸入值相同,結(jié)果為0(假);如果兩個(gè)輸入值不同,結(jié)果為1(真)。邏輯或在計(jì)算機(jī)科學(xué)、數(shù)字邏輯
    的頭像 發(fā)表于 11-19 09:40 ?1807次閱讀

    FPGA里面例化了8個(gè)jesd204B的ip核同步接收8塊AFE芯片的信號,怎么連接設(shè)備時(shí)鐘和sysref到AFE和FPGA

    各位有人用過AFE58JD48嗎,我在FPGA里面例化了8個(gè)jesd204B的ip核同步接收8塊AFE芯片的信號,怎么連接設(shè)備時(shí)鐘和sysref到AFE和FPGA?我看LMK04821這個(gè)時(shí)鐘芯片
    發(fā)表于 11-18 07:51

    Achronix Speedcore eFPGA的特性和功能

    Speedcore嵌入式FPGA(embedded FPGA,eFPGA)知識產(chǎn)權(quán)(IP)產(chǎn)品是Achronix公司于2016年推出的顛覆性技術(shù),并于當(dāng)年開始向最終客戶交付,目前出貨量
    的頭像 發(fā)表于 11-15 14:28 ?924次閱讀
    Achronix Speedcore <b class='flag-5'>eFPGA</b>的特性和功能

    CDCE6214-Q1 TICS Pro中,F(xiàn)TDI的這個(gè)模式可用?

    請問TICS Pro中,F(xiàn)TDI的這個(gè)模式可用?我們的設(shè)計(jì)是用的FTDI的芯片實(shí)現(xiàn)USB與I2C通信的,謝謝
    發(fā)表于 11-13 06:13

    如何申請xilinx IP核的license

    在使用FPGA的時(shí)候,有些IP核是需要申請后才能使用的,本文介紹如何申請xilinx IP核的license。
    的頭像 發(fā)表于 10-25 16:48 ?1205次閱讀
    如何申請xilinx <b class='flag-5'>IP</b>核的license

    裝機(jī)測試TAS5805使用2.0模式發(fā)現(xiàn)有一個(gè)聲道沒有聲音會是什么原因?

    裝機(jī)測試TAS5805使用2.0模式發(fā)現(xiàn)有一個(gè)聲道沒有聲音會是什么原因,PVDD 21vVDD3.3v
    發(fā)表于 10-17 07:54

    SiFive發(fā)布MX系列高性能AI加速器IP

    在AI技術(shù)日新月的今天,RISC-V IP設(shè)計(jì)領(lǐng)域的領(lǐng)企業(yè)SiFive再次引領(lǐng)行業(yè)潮流,正式推出了其革命性的SiFive Intelligence XM系列高性能AI加速器IP。這
    的頭像 發(fā)表于 09-24 14:46 ?717次閱讀

    Primemas選擇Achronix eFPGA技術(shù)用于Chiplet平臺

    高性能 FPGA 和嵌入式FPGAeFPGAIP 的領(lǐng)導(dǎo)者 Achronix Semiconductor Corporation 和使用Chiplet 技術(shù)開發(fā)創(chuàng)新 SoC H
    的頭像 發(fā)表于 09-18 16:16 ?854次閱讀

    全志T3+Logos FPGA開發(fā)板——雙屏顯開發(fā)案例

    本帖最后由 Tronlong創(chuàng)龍科技 于 2024-8-7 09:38 編輯 前 言 本文主要介紹基于TLT3F-EVM評估板的雙屏顯開發(fā)案例,案例位于“4-軟件資料
    發(fā)表于 07-12 17:27

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動獲取豐厚的禮品