0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

賽靈思Versal自適應(yīng)計算加速平臺指南

YCqV_FPGA_EETre ? 來源:Xilinx賽靈思官微 ? 作者:Xilinx ? 2021-10-11 11:33 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

賽靈思 Versal 自適應(yīng)計算加速平臺 (ACAP) 設(shè)計方法論是旨在幫助精簡 Versal 器件設(shè)計進程的一整套最佳實踐。鑒于這些設(shè)計的規(guī)模與復(fù)雜性,因此必須通過執(zhí)行特定步驟與設(shè)計任務(wù)才能確保設(shè)計每個階段都能成功完成。

本指南將分為以下五大章節(jié),遵循指南里的步驟和最佳實踐進行操作,將有助于您以盡可能最快且最高效的方式實現(xiàn)期望設(shè)計目標。

PART 1

仿真流程

為了應(yīng)對仿真范圍、仿真抽象和仿真目的等方面的不同需求,賽靈思為 Versal ACAP 設(shè)計的各組件提供了專用的流程,包括 AI 引擎、PS 和 PL。此外,賽靈思還支持對由 PL、PS 和(可選)AI 引擎組件組成的完整系統(tǒng)進行協(xié)同仿真。

具體章節(jié)提供了有關(guān)每個仿真流程的范圍和目的的詳細信息,請您下載完整版指南進行查閱。

PART 2

設(shè)計收斂

設(shè)計收斂包括滿足所有系統(tǒng)性能、時序和功耗要求,并成功確認硬件中的功能。在設(shè)計收斂階段,您可開始通過實現(xiàn)工具運行設(shè)計,因此首先需要考量的就是時序和功耗注意事項。

在此設(shè)計收斂階段、估算設(shè)計利用率,時序和功耗可以得到準確性更高的結(jié)果。這樣即可為您提供機會來重新確認時序和功耗目標是可達成的。為確認設(shè)計能夠滿足其要求,賽靈思建議制定時序基線和功耗基線。時序基線側(cè)重于在定義準確的時序約束之后,評估時序路徑。功耗基線則需要為 Vivado 提供正確的翻轉(zhuǎn)信息,以便確定準確的動態(tài)功耗信息。

當您基于基線開始迭代后,應(yīng)在改善時序時復(fù)檢功耗數(shù)值。通常,建議您盡早開啟整套功耗節(jié)省功能,然后對導(dǎo)致出現(xiàn)時序問題的個別項進行縮減,這樣有助于達成適當?shù)钠胶?,從而滿足設(shè)計收斂目標。在實現(xiàn)階段盡早聯(lián)動開展功耗分析和時序分析能夠節(jié)省工程設(shè)計時間,實現(xiàn)更準確的工程規(guī)劃。這樣即可留出更多時間用于探索各種工程設(shè)計解決方案,不至于在設(shè)計周期后期才發(fā)現(xiàn)更合適的解決方案。

PART 3

系統(tǒng)性能收斂

Versal 器件是圍繞異構(gòu)計算引擎來構(gòu)建的,這些引擎通過 NoC 或 PL 彼此相連并通過高性能收發(fā)器和 I/O 連接到外部系統(tǒng)。在系統(tǒng)應(yīng)用與映射階段,器件接口和總體計算要求可用于指定器件中實現(xiàn)的每個計算和控制功能的目標性能。每個功能都設(shè)計為映射到最合適的硬件資源,此類資源使用對應(yīng)編程語言和編譯軟件(例如,對應(yīng)嵌入式處理器系統(tǒng)使用系統(tǒng)軟件,對應(yīng) AI 引擎或 PL 內(nèi)核使用 C/C++ 語言、對應(yīng)高性能 PL 內(nèi)核或固件則使用 RTL 等)。

各設(shè)計團隊必須先在功能級別確認功能和期望的性能,然后再將其集成到部分系統(tǒng)應(yīng)用或整個系統(tǒng)中。在集成階段中,功能可能失效,且性能可能降級。由于 Versal 器件所支持的系統(tǒng)應(yīng)用的復(fù)雜性和異構(gòu)性質(zhì),因此必須事先明確并規(guī)劃分析和調(diào)試方法論。

Vitis 和 Vivado 工具均為綜合性且互補性的設(shè)計環(huán)境,可提供在硬件中進行功能仿真、設(shè)計特性報告以及數(shù)據(jù)測量或探測所需的所有功能。具體章節(jié)提供了分步驟分析方法建議,詳情請下載完整版指南進行查閱。

PART 4

配置與調(diào)試

成功完成設(shè)計實現(xiàn)后,下一步就是將設(shè)計加載到器件中并在硬件上運行。配置是指將特定應(yīng)用的數(shù)據(jù)加載到器件內(nèi)部存儲器中的過程。如果設(shè)計在硬件上不滿足要求,則需要進行調(diào)試。具體詳細信息,可參閱相關(guān)資源獲取。

PART 5

確認

Versal ACAP 的多種不同計算域給傳統(tǒng) FPGA 確認方法帶來了諸多挑戰(zhàn)。除了可編程邏輯和處理器子系統(tǒng)外,Versal器件還包含 AI 引擎,使系統(tǒng)確認任務(wù)比傳統(tǒng) FPGA 更復(fù)雜。

此確認方法是圍繞以下關(guān)鍵概念構(gòu)建的:

? 塊/IP 確認:PL 內(nèi)各 RTL 和 HLS IP 可先單獨確認,然后再執(zhí)行系統(tǒng)集成。

? AI 引擎確認:位于接口級別的 AI 引擎可視作為 AXI-MM 或 AXI4-Stream IP。

? 系統(tǒng)確認:完成各塊確認后,即可確認整個系統(tǒng)、使用處理器來協(xié)調(diào)數(shù)據(jù)流、測試矢量生成、監(jiān)控等。

責任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 仿真
    +關(guān)注

    關(guān)注

    52

    文章

    4256

    瀏覽量

    135601
  • ACAP
    +關(guān)注

    關(guān)注

    1

    文章

    54

    瀏覽量

    8394

原文標題:Versal ACAP 系統(tǒng)集成和確認方法指南

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    利用AMD VERSAL自適應(yīng)SoC的設(shè)計基線策略

    您是否準備將設(shè)計遷移到 AMD Versal 自適應(yīng) SoC?設(shè)計基線是一種行之有效的時序收斂方法,可在深入研究復(fù)雜的布局布線策略之前,幫您的 RTL 設(shè)計奠定堅實的基礎(chǔ)。跳過這些步驟可能會導(dǎo)致
    的頭像 發(fā)表于 06-04 11:40 ?219次閱讀

    Versal 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

    AMD 自適應(yīng)計算文檔按一組標準設(shè)計進程進行組織,以便幫助您查找當前開發(fā)任務(wù)相關(guān)的內(nèi)容。您可以在設(shè)計中心頁面上訪問 AMD Versal 自適應(yīng) SoC 設(shè)計進程。您還可以使用設(shè)計流程助手來更深入了解設(shè)計流程,并找到特定于預(yù)期設(shè)
    的頭像 發(fā)表于 06-03 14:25 ?198次閱讀
    <b class='flag-5'>Versal</b> 600G DCMAC Subsystem LogiCORE IP產(chǎn)品<b class='flag-5'>指南</b>

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計

    設(shè)計、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計套件提供經(jīng)過優(yōu)化的設(shè)計流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計。 面向硬件開發(fā)人員的精簡設(shè)計流程
    的頭像 發(fā)表于 05-07 15:15 ?542次閱讀
    適用于<b class='flag-5'>Versal</b>的AMD Vivado  加快FPGA開發(fā)完成<b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC設(shè)計

    第二代AMD Versal Premium系列SoC滿足各種CXL應(yīng)用需求

    第二代 AMD Versal Premium 系列自適應(yīng) SoC 是一款多功能且可配置的平臺,提供全面的 CXL 3.1 子系統(tǒng)。該系列自適應(yīng) SoC 旨在滿足從簡單到復(fù)雜的各種 CX
    的頭像 發(fā)表于 04-24 14:52 ?446次閱讀
    第二代AMD <b class='flag-5'>Versal</b> Premium系列SoC滿足各種CXL應(yīng)用需求

    面向AI與機器學(xué)習(xí)應(yīng)用的開發(fā)平臺 AMD/Xilinx Versal? AI Edge VEK280

    解讀: *附件:VEK280_用戶指南 開發(fā)手冊.pdf 一、核心配置與架構(gòu) ? 自適應(yīng)SoC芯片 基于AMD Versal? AI Edge系列VE2802自適應(yīng)SoC,集成AI引擎
    的頭像 發(fā)表于 04-11 18:33 ?1216次閱讀
    面向AI與機器學(xué)習(xí)應(yīng)用的開發(fā)<b class='flag-5'>平臺</b> AMD/Xilinx <b class='flag-5'>Versal</b>? AI Edge VEK280

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    在 AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動為所有 AMD Versal 自適應(yīng) SoC 器件啟用。請注意,Advanced Flow
    的頭像 發(fā)表于 01-23 09:33 ?668次閱讀
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC器件Advanced Flow概覽(下)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

    在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應(yīng) SoC 器件的 Advanced Flow 布局布線
    的頭像 發(fā)表于 01-17 10:09 ?633次閱讀
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC器件Advanced Flow概覽(上)

    AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進行仿真

    AMD Versal 自適應(yīng) SoC 器件上 DDR4 硬核控制器 DDRMC 跑仿真時,按照 IP 的默認設(shè)置,在 IP wizard 中使能了“Internal Responder”,就可以
    的頭像 發(fā)表于 01-10 13:33 ?909次閱讀
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC DDRMC如何使用Micron仿真模型進行仿真

    低溫失效的原因,有沒有別的方法或者一些見解?

    低溫失效的原因,有沒有別的方法或者一些見解。就是芯片工作溫度在100°--40°區(qū)間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監(jiān)測了電流和電壓都正常,頻率也都正常,頻率不是FPGA的頻率是晶振的頻率,焊接的話七
    發(fā)表于 12-30 16:28

    使用 AMD Versal AI 引擎釋放 DSP 計算的潛力

    的 DSP 應(yīng)用。 AMD Versal AI 引擎使您能夠擴展數(shù)字信號處理 (DSP) 計算和面向未來的設(shè)計,以適應(yīng)當前和下一代計算密集型 DSP 應(yīng)用。借助
    的頭像 發(fā)表于 11-29 14:07 ?1207次閱讀

    AMD推出第二代Versal Premium系列

    近日,AMD(超威,納斯達克股票代碼:AMD )今日宣布推出第二代 AMD Versal Premium 系列,這款自適應(yīng) SoC 平臺旨在面向各種工作負載提供最高水平系統(tǒng)加速。第二代
    的頭像 發(fā)表于 11-13 09:27 ?869次閱讀

    AMD Alveo V80計算加速器網(wǎng)絡(luò)研討會

    V80 計算加速卡由 AMD Versal HBM 自適應(yīng) SoC 提供支持,具有 Alveo 產(chǎn)品系列中最高的邏輯密度、內(nèi)存帶寬、網(wǎng)絡(luò)吞吐量和 DSP
    的頭像 發(fā)表于 11-08 09:35 ?610次閱讀

    AMD Versal自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動流程介紹

    本文將從硬件設(shè)計和驅(qū)動使用兩個方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應(yīng) SoC 的 Tandem 設(shè)計和啟動流程。
    的頭像 發(fā)表于 09-18 10:07 ?1490次閱讀
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC CPM5 QDMA的Tandem PCIe啟動流程介紹

    第二代AMD Versal Prime系列自適應(yīng)SoC的亮點

    Versal Prime 系列自適應(yīng) SoC 在視頻相關(guān)指標中提供了至高 2 倍的性能1,充分釋放創(chuàng)造力,是打造多通道 4K 和 8K 內(nèi)容捕獲、制作和分發(fā)設(shè)備的理想芯片平臺。
    的頭像 發(fā)表于 09-14 15:32 ?926次閱讀
    第二代AMD <b class='flag-5'>Versal</b> Prime系列<b class='flag-5'>自適應(yīng)</b>SoC的亮點

    ALINX受邀參加AMD自適應(yīng)計算峰會

    近日,AMD 自適應(yīng)計算峰會(AMD Adaptive Computing Summit, 即 AMD ACS)在深圳舉行,聚焦 AMD 自適應(yīng) SoC 和 FPGA 產(chǎn)品最新動態(tài),以及設(shè)計工具和開發(fā)環(huán)境的前沿技巧,是全球硬件開發(fā)者和工程師們深入交流與學(xué)習(xí)的優(yōu)質(zhì)
    的頭像 發(fā)表于 08-02 14:36 ?933次閱讀

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學(xué)習(xí)
    • 獲取您個性化的科技前沿技術(shù)信息
    • 參加活動獲取豐厚的禮品