Trace輔助工具實(shí)現(xiàn)代碼分析與實(shí)時(shí)覆蓋率統(tǒng)計(jì)

1. 簡介

Jlink 想必大家都用過，相信登錄過 segger 官方網(wǎng)站，下載最新的 jlink 驅(qū)動(dòng)程序的時(shí)候，都會(huì)看到這樣的圖片：

在興嘆它那離譜的價(jià)格的同時(shí)，也會(huì)好奇這個(gè)東西比手里的x版貨都有哪些優(yōu)勢(shì)和提升。

以上圖片是 segger 官方對(duì) J-Trace 的定位：

使用基于 segger 領(lǐng)先的 trace 方案 J-Trace PRO 實(shí)現(xiàn)對(duì)代碼的收集、驗(yàn)證、分析功能。利用 Arm Cortex 內(nèi)核的 trace 功能，在無限時(shí)長內(nèi)，實(shí)現(xiàn)對(duì)所有指令的跟蹤，實(shí)現(xiàn)對(duì)偶然出現(xiàn)的、難以被復(fù)現(xiàn)的 bug 追蹤記錄。

在完整的 System Clock 內(nèi)實(shí)時(shí)流式傳輸 trace。

使用在線代碼分析功能來精細(xì)優(yōu)化代碼。

指令級(jí)別的代碼覆蓋率檢測(cè)，為滿足安全性規(guī)約約束的需求。

無限制的 trace 追蹤，實(shí)現(xiàn)隔離和識(shí)別潛在的代碼缺陷。

完整的 J-Link 調(diào)試功能

可以看出它最大的賣點(diǎn)就在 arm trace 的信號(hào)流捕捉和分析，實(shí)現(xiàn)代碼的精確流程跟蹤，有了精確的代碼跟蹤，就可以借助 Ozone 工具提供實(shí)時(shí)分析代碼覆蓋率、指令回溯、CPU 資源監(jiān)控等功能。

這么多優(yōu)點(diǎn)，配合強(qiáng)大的 Ozone 調(diào)試平臺(tái)，code coverage 實(shí)時(shí)統(tǒng)計(jì)，一鍵生成報(bào)表，boom。仿佛那最后的 bug 就可以用它來反復(fù)蹂躪、踩在腳底。..感動(dòng)人心！直到看到售價(jià)：

Price： €1，980 EUR

這個(gè)價(jià)格可以買一臺(tái)高配的 MacBook 了，但對(duì)比其他支持trace接口的調(diào)試器來說，性價(jià)比出眾，例如 trace32。

2. 物理連接

如圖所示 segger 的 19 pin trace 接口（1.27mm 牛角），在 JTAG 基礎(chǔ)上增加了 5 條 trace 線（4 條數(shù)據(jù)線 + 1 條時(shí)鐘線，雙邊沿模式（DDR））。

有一點(diǎn)要注意一下，不要把兩個(gè)接口都接到板子上：

Note： Never connect trace cable and JTAG cable at the same time because this may lead tounstable debug and trace connections.

注意：不要同時(shí)使用 trace 連接線和 JTAG 連接線，這將導(dǎo)致 debug 和 trace 的不穩(wěn)定現(xiàn)象。

參考：《UM08001： J-Link / J-Trace User Guide》

3. 打錢

既然本篇目主要介紹 J-Trace 的入門教程，自然就需要有這么一臺(tái)設(shè)備支持一下了。

三句話，讓老板為我花了1W8，終于拿到它：

你要問盒子里有沒有跳線帽，這個(gè)真沒有：

可以看見這個(gè)板子使用了 ARM cortex A9 + FPGA 的 Zynq-7010 作為主控，通過 Zynq 專有總線與賽普拉斯 CYUSB3011 USB3.1 控制器連接，CYUSB3011 內(nèi)部也具備一顆 ARM926 200MHz 的控制核心，用于協(xié)調(diào) USB3.1 高速傳輸協(xié)議。

周邊還有美滿的千兆 phy 收發(fā)器，芯成的LPDDR2 128MBytes 533Mhz，用于高速收發(fā)和緩沖 trace packet，對(duì)于電腦主機(jī)來說盡量配備大內(nèi)存和獨(dú)立的 USB3.0 接口。

外圍就是一些電平轉(zhuǎn)換電路和電源了，都是 TI 的一些常見型號(hào)，總的來看 JTAG 和 trace port 的邏輯由 FPGA 硬件邏輯實(shí)現(xiàn)，當(dāng)作 J-Link 可以用 zui 高速調(diào)試，下載效果要好很多。

4. 什么是 Trace

在上一節(jié)我們簡單介紹了 J-Trace ，至于為什么三句話說服了老板，我們還是要以專業(yè)視角看 trace 的引入能夠解決哪些實(shí)際的問題。

J-Trace 的標(biāo)準(zhǔn)包裝很“貼心”地贈(zèng)送了一張 STM32F407 核心板，它用的不是標(biāo)準(zhǔn) Jtag 接口，而是支持 Trace 的接口，我們可以像官網(wǎng)那樣去連接和測(cè)試 Trace 功能：

翻看 STM32F407 的 RM（RM0090.pdf） 手冊(cè)，找到 Debug support 章節(jié)，可以看見 芯片內(nèi)部負(fù)責(zé) Debug 的系統(tǒng)框圖：

可以看見我們主要關(guān)注且日常見到的一些片上調(diào)試模塊：

SWJ-DP： Serial wire / JTAG debug port

AHP-AP： AHB access port

ITM： Instrumentation trace macrocell

FPB： Flash patch breakpoint

DWT： Data watchpoint trigger

TPUI： Trace port unit interface

ETM： Embedded Trace Macrocell

以及文中提及到，STM32F4xx 系列支持的擴(kuò)展功能：

Flexible debug pinout assignment

MCU debug box （support for low-power modes， control over peripheral clocks， etc.）

歸納一下就是：

SWJ-DP 這個(gè)大家都熟悉，不必介紹，其他的也許使用過，但多數(shù)情況下我們不會(huì)在意它們的存在。

ITM 可以支持 SWO 輸出調(diào)試，挖個(gè)坑下回填。

很多定位中低端的MCU就直接丟棄掉 Trace Port 相關(guān)電路單元了，加上對(duì)外接調(diào)試設(shè)備的高要求（貴）以至于很多工程師并不知道 ARM Cortex 上其實(shí)還有 JTAG/SWD 之外的調(diào)試端口。

本文重心圍繞指令追蹤，我們重點(diǎn)來看 ETM：

對(duì)于ETM，需要了解：

ETM 的主要任務(wù)是幫助開發(fā)者重建程序執(zhí)行序列，CPU 上所有指令的執(zhí)行都可以被 ETM 追蹤到。

數(shù)據(jù)可由 DWT 或者 ITM 單元追蹤到。

Embedded Trace Macrocell （ETM） 提供結(jié)合了 ARM 的調(diào)試和追蹤機(jī)制，它可以做到在不干擾 CPU 的情況下獲取 CPU 的運(yùn)行狀態(tài)，一旦捕捉到，便實(shí)時(shí)通過特定的 Trace 端口向外輸出。

具備 ETM 模塊的 MCU 可以實(shí)現(xiàn)詳盡的指令執(zhí)行歷史記錄，這些記錄可以作為重現(xiàn)代碼流程和執(zhí)行時(shí)間的依據(jù)，使用分析軟件實(shí)現(xiàn)代碼分析，借此找到難以復(fù)現(xiàn)的bug。最難能可貴的是，它可以幫助我們找到失控的代碼的根源所在。

此外，ETM還有更多特性有待進(jìn)一步了解，比如常見的 ETB、Filter & Package Formatter 等細(xì)節(jié)屬性，有待進(jìn)一步啃手冊(cè)了。

更多有關(guān) ETM 資料，請(qǐng)翻閱《Embedded Trace Macrocell Architecture Specification》 、《ARM CoreSight Architecture Specification》 、《ARMv7-M Architecture Reference Manual》

綜上，ETM 并不是對(duì)外輸出的最終形式，在 STM32F4xx RM0090.pdf 中有如下結(jié)構(gòu)：

可見 ETM 和 ITM 生成 CPU 運(yùn)行的追蹤信息后，由 TPIU 模塊執(zhí)行封包，并使用對(duì)外已經(jīng)連接的序列器輸出，由這張圖片可以得出以下結(jié)論：

終于涉及到物理層連接了，自然就會(huì)引出物理連接概念：Trace signal timing （追蹤信號(hào)時(shí)序）

上一章節(jié)我們知道 ETM 信息是可以和 CPU 同頻的，以達(dá)到最佳的指令追蹤覆蓋效果，對(duì)于 Cortex-M 架構(gòu)，ARM 有如下定義：

trace 時(shí)鐘往往是 1/2 的 CPU 時(shí)鐘，但是 trace data 線路可以是 DDR （雙倍速率-亦稱上升下降沿）方式通信，通常 data 線有4條，意味著一個(gè) trace 時(shí)鐘周期可以輸出1個(gè)字節(jié)的 trace 數(shù)據(jù)。

trace 硬件接入，筆者經(jīng)驗(yàn)總結(jié)：

如今 MCU 主頻也在不斷遞進(jìn)，為了保持高速的 trace 也必然對(duì)線路阻抗與信號(hào)輸出能力提出了更苛刻的要求。由于是 DDR 方式地獲取追蹤數(shù)據(jù)，所以在 Layout 上就需要做好等長，為了保證良好的 trace 穩(wěn)定性，也應(yīng)當(dāng)從 MCU IO 翻轉(zhuǎn)輸出能力和CPU主頻兩個(gè)角度的上限妥協(xié)一個(gè)較為穩(wěn)定的時(shí)鐘速率。

由于是高速 DDR 信號(hào)，時(shí)序上要盡量滿足以下要求：

Trace CLK 作為時(shí)鐘基準(zhǔn)，如上圖所示 Trace Data 被時(shí)鐘上升或下降沿一分為二（50%占空比）是最佳的信號(hào)效果，如果 Trace Data 出現(xiàn)了較多的超前或者滯后，也可以在 Ozone 中設(shè)置延遲補(bǔ)償，這里不過多介紹了。

5. 總結(jié)

Trace 能夠幫助解決面向過程測(cè)試中，以不干擾CPU正常運(yùn)行為前提，揭示程序運(yùn)行蹤跡，解決最麻煩的bug。

Trace 輔助工具可以實(shí)現(xiàn)代碼分析與實(shí)時(shí)覆蓋率統(tǒng)計(jì)，幫助我們以直觀運(yùn)行視角，揭示代碼優(yōu)化方向。

這套工具除了貴沒別的不好，Ozone 調(diào)試功能強(qiáng)大且好用，它是免費(fèi)的，只需要有 J-Link 就行。

責(zé)任編輯：haq