剖析verilog2005的騷操作之對(duì)數(shù)函數(shù)
小技巧分享:
verilog下取對(duì)數(shù)其實(shí)可用$clog2這個(gè)系統(tǒng)函數(shù)，和自己找代碼里面寫入function是同樣的效果，但是方便的多。這是verilog 2005就開始支持的標(biāo)準(zhǔn)，所以vivado也是支持的，我試了2017.4及以后的版本都可以支持，放心用。
***友情提示：所有支持verilog2005標(biāo)準(zhǔn)的編譯器都可以用這個(gè)函數(shù)，所以使用之前確定編譯器是否支持這個(gè)標(biāo)準(zhǔn)，還有考慮好后期可移植性的影響
這個(gè)是可編譯的函數(shù)大家可以把她當(dāng)做宏定義函數(shù)一樣看待。這操作好玩嗎？好玩就趕緊升級(jí)編譯器吧，新標(biāo)準(zhǔn)總是有很多的改進(jìn)，如果想了解一些更有意思的東西歡迎關(guān)注我，我是最騷的FPGAer。
這里附上常用的自定義log2函數(shù)，供大家白嫖。圖片不清晰盡請(qǐng)擔(dān)待。
編輯：jq
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1629文章
21736瀏覽量
603419 -
函數(shù)
+關(guān)注
關(guān)注
3文章
4331瀏覽量
62622 -
代碼
+關(guān)注
關(guān)注
30文章
4788瀏覽量
68616 -
編譯
+關(guān)注
關(guān)注
0文章
657瀏覽量
32872
原文標(biāo)題：verilog2005的騷操作之對(duì)數(shù)函數(shù)
文章出處：【微信號(hào)：HaveFunFPGA，微信公眾號(hào)：玩兒轉(zhuǎn)FPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
TSC2005EVM和TSC2005EVM-PDK用戶指南
電子發(fā)燒友網(wǎng)站提供《TSC2005EVM和TSC2005EVM-PDK用戶指南.pdf》資料免費(fèi)下載
發(fā)表于 12-19 15:45
?0次下載
Verilog 與 ASIC 設(shè)計(jì)的關(guān)系 Verilog 代碼優(yōu)化技巧
Verilog與ASIC設(shè)計(jì)的關(guān)系 Verilog作為一種硬件描述語(yǔ)言（HDL），在ASIC設(shè)計(jì)中扮演著至關(guān)重要的角色。ASIC（Application Specific Integrated
Verilog 測(cè)試平臺(tái)設(shè)計(jì)方法 Verilog FPGA開發(fā)指南
Verilog測(cè)試平臺(tái)設(shè)計(jì)方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié)，它用于驗(yàn)證Verilog設(shè)計(jì)的正確性和性能。以下是一個(gè)詳細(xì)的Verilog測(cè)試平臺(tái)設(shè)計(jì)方法及
Verilog與VHDL的比較 Verilog HDL編程技巧
Verilog 與 VHDL 比較 1. 語(yǔ)法和風(fēng)格 Verilog ：Verilog 的語(yǔ)法更接近于 C 語(yǔ)言，對(duì)于有 C 語(yǔ)言背景的工程師來(lái)說(shuō)，學(xué)習(xí)曲線較平緩。它支持結(jié)構(gòu)化編程，代碼更直觀，易于
使用Phase Lab2024A計(jì)算示蹤擴(kuò)散系數(shù)的操作步驟
計(jì)算示例為Fe-Mn二元系，選擇固定成分，繪制示蹤擴(kuò)散系數(shù)隨溫度的變化曲線，Mn元素為主變?cè)?，這里取值0.2(摩爾分?jǐn)?shù))，F(xiàn)e為剩余元素，計(jì)算結(jié)果將通過(guò)溫度的倒數(shù)1000/T為橫坐標(biāo)，10為底的對(duì)數(shù)函數(shù)值為縱坐標(biāo)進(jìn)行曲線繪制。以下是操作的分解步驟和計(jì)算結(jié)果。 ①第一步
SUMIF函數(shù)與SUMIFS函數(shù)的區(qū)別
SUMIF函數(shù)和SUMIFS函數(shù)都是Excel中用于條件求和的函數(shù)，它們可以幫助用戶根據(jù)特定的條件對(duì)數(shù)據(jù)進(jìn)行求和。盡管它們的基本功能相似，但在使用場(chǎng)景和功能上存在一些差異。以下是對(duì)這兩
SUMIF函數(shù)使用教程
SUMIF函數(shù)是Excel中非常實(shí)用的函數(shù)之一，能夠根據(jù)指定條件對(duì)數(shù)據(jù)進(jìn)行篩選和求和操作。以下是對(duì)SUMIF函數(shù)使用方法的詳細(xì)教程： 一、基
Verilog HDL的基礎(chǔ)知識(shí)
本文繼續(xù)介紹Verilog HDL基礎(chǔ)知識(shí)，重點(diǎn)介紹賦值語(yǔ)句、阻塞與非阻塞、循環(huán)語(yǔ)句、同步與異步、函數(shù)與任務(wù)語(yǔ)法知識(shí)。
回調(diào)函數(shù)(callback)是什么？回調(diào)函數(shù)的實(shí)現(xiàn)方法
回調(diào)函數(shù)是一種特殊的函數(shù)，它作為參數(shù)傳遞給另一個(gè)函數(shù)，并在被調(diào)用函數(shù)執(zhí)行完畢后被調(diào)用?；卣{(diào)函數(shù)通常用于事件處理、異步編程和處理各種
發(fā)表于 03-12 11:46
?2944次閱讀
verilog調(diào)用模塊端口對(duì)應(yīng)方式
Verilog中的模塊端口對(duì)應(yīng)方式，并提供示例代碼和詳細(xì)解釋，以幫助讀者更好地理解和應(yīng)用。 首先，我們來(lái)了解一下Verilog中的模塊和模塊端口。一個(gè)Verilog模塊被定義為包含一組聲明和語(yǔ)句的代碼塊，類似于C語(yǔ)言中的
verilog中for循環(huán)是串行執(zhí)行還是并行執(zhí)行
在Verilog中，for循環(huán)是并行執(zhí)行的。Verilog是一種硬件描述語(yǔ)言，用于描述和設(shè)計(jì)數(shù)字電路和系統(tǒng)。在硬件系統(tǒng)中，各個(gè)電路模塊是同時(shí)運(yùn)行的，并且可以并行執(zhí)行多個(gè)操作。因此，在Veril
verilog task和function區(qū)別
verilog中的task和function都是用于實(shí)現(xiàn)模塊中的可重復(fù)的功能，并且可以接收參數(shù)和返回結(jié)果。但是它們?cè)诰帉懞褪褂蒙嫌幸恍﹨^(qū)別。下面將詳細(xì)介紹task和function的區(qū)別。 語(yǔ)法結(jié)構(gòu)
verilog function函數(shù)的用法
Verilog 是一種硬件描述語(yǔ)言 (HDL)，主要用于描述數(shù)字電子電路的行為和結(jié)構(gòu)。在 Verilog 中，函數(shù) (Function) 是一種用于執(zhí)行特定任務(wù)并返回一個(gè)值的可重用代碼塊。函數(shù)
verilog中function和task的區(qū)別
在Verilog中，F(xiàn)unction和Task是用于模塊化設(shè)計(jì)和重用代碼的兩種重要元素。它們?cè)试S開發(fā)人員將復(fù)雜的操作分解為更小的功能單元，并在需要時(shí)調(diào)用它們。雖然Function和Task在某些方面
verilog中函數(shù)和任務(wù)對(duì)比
在verilog中，函數(shù)和任務(wù)均用來(lái)描述共同的代碼段，并且在模式內(nèi)任意位置被調(diào)用，提高代碼效率，讓代碼更加的直觀，提高代碼可讀性。但是在實(shí)際使用的過(guò)程中，函數(shù)和任務(wù)也存在諸多的不同，下面將對(duì)而這進(jìn)行
工商網(wǎng)監(jiān)
評(píng)論