0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Verilog中四個基礎(chǔ)的時序分析

FPGA之家 ? 來源:FPGA探索者 ? 作者:FPGA探索者 ? 2021-08-25 11:52 ? 次閱讀

下列 時序檢查語句 錯誤的是()

A. $setup(posedge clk, data, tSU)

B. $hold(posedge clk, data, tHLD)

C. $setuphold(posedge clk, data, tSU, tHLD)

答案:A

解析:

在時序檢查函數(shù)中,$setup 函數(shù)比較特殊,格式是:

$setup(data_event, reference_event, limit);

其他常見的檢查是:

$.。..。.(reference_event, data_event, limit);

假設(shè)信號名稱為 data,時鐘 clk 的上升沿觸發(fā) posedge clk,要求 setup 滿足 tSU,則

$setup(data, posedge clk, tSU);

常用的時序檢查語句

(1)setup 建立時間檢查

$setup(data, posedge clk, tSU);

(2)hold 保持時間檢查

$hold(posedge clk, data, tHLD);

(3)setuphold 建立/保持時間檢查

$setuphold(posedge clk, data, tSU, tHLD);

(4)width 脈沖寬度檢查

$width(posedge clk, 4);

(5)skew 時鐘歪斜檢查

$skew(posedge clk1, posedge clk2, 4);

(6)period 時鐘周期檢查

$period(posedge clk, 5);

(7)recovery 復(fù)位信號的恢復(fù)時間檢查

$recovery(posedge rst, posedge clk, 3);

(8)removal 復(fù)位信號的移除時間檢查

$removal(posedge rst, posedge clk, 3);

(9)recrem 復(fù)位信號的恢復(fù)/移除時間檢查

$recrem(posedge rst, posedge clk, recovery_limit, removal_limit);

四個基礎(chǔ)的時序分析

(1)對于時鐘和數(shù)據(jù)信號,分析setup建立時間和hold保持時間

setup 建立時間:在有效的時鐘沿來臨前,數(shù)據(jù)需要保持穩(wěn)定的最短時間,簡寫為Tsu;

hold 保持時間:在有效的時鐘沿來臨后,數(shù)據(jù)需要保持穩(wěn)定的最短時間,簡寫為 Th;

(2)對于時鐘和異步復(fù)位信號,分析recovery恢復(fù)時間和removal移除時間

recovery 恢復(fù)時間:在有效的時鐘沿來臨前,異步復(fù)位信號保持穩(wěn)定的最短時間;

removal 移除時間:在有效的時鐘沿來臨后,異步復(fù)位信號保持穩(wěn)定的最短時間,在這個時間以后,才可以移除復(fù)位信號;

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1351

    瀏覽量

    110310
  • 時鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1746

    瀏覽量

    131726
收藏 人收藏

    評論

    相關(guān)推薦

    請問DAC3484四個通道能否獨立使用?

    請問,DAC3484 四個通道能否獨立使用?即當(dāng)把DAC的NCO頻率設(shè)置為fs/2時,IQ兩通道是否就可以獨立了?
    發(fā)表于 01-23 07:35

    請問AD9852四個輸出口有什么差別?

    AD9852四個輸出口有什么差別?是不是IOUT1是余弦輸出,IOUT2是DAC控制輸出,需要設(shè)置DAC控制寄存器?
    發(fā)表于 01-16 06:59

    Verilog 測試平臺設(shè)計方法 Verilog FPGA開發(fā)指南

    Verilog測試平臺設(shè)計方法是Verilog FPGA開發(fā)的重要環(huán)節(jié),它用于驗證Verilog設(shè)計的正確性和性能。以下是一詳細(xì)的
    的頭像 發(fā)表于 12-17 09:50 ?402次閱讀

    深度解析FPGA時序約束

    建立時間和保持時間是FPGA時序約束最基本的概念,同樣在芯片電路時序分析也存在。
    的頭像 發(fā)表于 08-06 11:40 ?789次閱讀
    深度解析FPGA<b class='flag-5'>中</b>的<b class='flag-5'>時序</b>約束

    IGBT的四個主要參數(shù)

    IGBT的四個主要參數(shù)對于選擇合適的IGBT器件至關(guān)重要。本文將介紹IGBT的四個主要參數(shù):電壓等級、電流等級、開關(guān)頻率和熱性能。 1. 電壓等級 電壓等級是IGBT的一重要參數(shù),它決定了IGBT能夠承受的最大電壓。電壓等級的
    的頭像 發(fā)表于 07-25 11:05 ?4292次閱讀

    FPGA 高級設(shè)計:時序分析和收斂

    結(jié)果當(dāng)然是要求系統(tǒng)時序滿足設(shè)計者提出的要求。 下面舉一最簡單的例子來說明時序分析的基本概念。 假設(shè)信號需要從輸入到輸出在FPGA 內(nèi)部經(jīng)過一些邏輯延時和路徑延時。我們的系統(tǒng)要求這個
    發(fā)表于 06-17 17:07

    四個2輸入異或門數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《四個2輸入異或門數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 05-22 09:58 ?0次下載
    <b class='flag-5'>四個</b>2輸入異或門數(shù)據(jù)表

    四個2輸入正極和柵極數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《四個2輸入正極和柵極數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 05-17 10:28 ?0次下載
    <b class='flag-5'>四個</b>2輸入正極和柵極數(shù)據(jù)表

    四個2輸入正極和柵極數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《四個2輸入正極和柵極數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 05-16 10:22 ?0次下載
    <b class='flag-5'>四個</b>2輸入正極和柵極數(shù)據(jù)表

    四個2輸入異或門數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《四個2輸入異或門數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 05-13 11:04 ?0次下載
    <b class='flag-5'>四個</b>2輸入異或門數(shù)據(jù)表

    四個2輸入正極和柵極數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《四個2輸入正極和柵極數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 05-10 10:10 ?0次下載
    <b class='flag-5'>四個</b>2輸入正極和柵極數(shù)據(jù)表

    有源晶振四個腳是如何定義的?

    有源晶振四個腳是如何定義的?有源晶振型號類型比較多,而且每一種型號的引腳定義都有所不同,接法也不是通用的。下面小揚(yáng)介紹一下有源晶振常用引腳識別法,以方便大家:有點標(biāo)記的為1腳,按逆時針(管腳向下)分別為2、3、4。
    的頭像 發(fā)表于 04-28 15:37 ?1613次閱讀
    有源晶振<b class='flag-5'>四個</b>腳是如何定義的?

    網(wǎng)表時序仿真案例:淺說$width語法

    verilog,$width是時序檢查函數(shù),用于檢查脈沖的位寬是否符合要求。
    的頭像 發(fā)表于 03-01 09:46 ?3202次閱讀
    網(wǎng)表<b class='flag-5'>時序</b>仿真案例:淺說$width語法

    verilog的135經(jīng)典實例

    verilog的135經(jīng)典實例
    發(fā)表于 02-02 10:17 ?14次下載

    四個單片機(jī)能共用一晶振時鐘頻率來工作嗎?

    四個單片機(jī)能共用一晶振時鐘頻率來工作嗎? 四個單片機(jī)共用一晶振時鐘頻率來工作是可能的。在實際應(yīng)用,由于資源的限制和成本的考慮,使用共享
    的頭像 發(fā)表于 01-31 11:31 ?1951次閱讀